亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

針對(duì)醫(yī)療系統(tǒng)基于ADC0809的多通道同步數(shù)據(jù)采集

多通道同步數(shù)據(jù)采集系統(tǒng)的典型模型,并針對(duì)醫(yī)療系統(tǒng)設(shè)計(jì)完成了基于ADC0809的多通道同步數(shù)據(jù)采集裝\r\n置,采集綜合運(yùn)用了光耦隔離及抗干擾、自修復(fù)等技術(shù),提高了系統(tǒng)的性?xún)r(jià)比。\r\n

標(biāo)簽： 0809 ADC 醫(yī)療系統(tǒng) 多通道

上傳時(shí)間： 2013-08-08

上傳用戶(hù)：busterman

基于DSP和FPGA實(shí)時(shí)視頻采集、處理和顯示平臺(tái)

基于高速數(shù)字信號(hào)處理器(DSP) 和大規(guī)模現(xiàn)場(chǎng)可編程門(mén)陣列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的實(shí)時(shí)視頻采集、處理和顯示平臺(tái). 其中的DSP 負(fù)責(zé)圖像處理,其外圍的全部數(shù)字邏輯功能都集成在一片F(xiàn)PGA 內(nèi),包括高速視頻流FIFO、同步時(shí)序產(chǎn)生與控制、接口邏輯轉(zhuǎn)換和對(duì)視頻編/ 解碼器進(jìn)行設(shè)置的I2 C 控制核等. 通過(guò)增大FIFO 位寬、提高傳輸帶寬,降低了占用EMIF 總線的時(shí)間 利用數(shù)字延遲鎖相環(huán)邏輯,提高了顯示接口時(shí)序控制精度. 系統(tǒng)軟件由驅(qū)動(dòng)層、管理層和應(yīng)用層組成,使得硬件管理與

標(biāo)簽： FPGA DSP 實(shí)時(shí)視頻 采集

上傳時(shí)間： 2013-08-08

上傳用戶(hù)：PresidentHuang

CPLD初始化程序-用于DSP5416與SAA7111A的時(shí)序控制初始化

CPLD初始化程序,用于DSP5416與SAA7111A的時(shí)序控制初始化.

標(biāo)簽： 7111A CPLD 5416 7111

上傳時(shí)間： 2013-08-08

上傳用戶(hù)：cc1915

基于FPGA 的出租車(chē)計(jì)價(jià)器系統(tǒng)設(shè)計(jì)

摘要: 本文介紹了基于FPGA 的出租車(chē)計(jì)價(jià)器系統(tǒng)的功能、設(shè)計(jì)思想和實(shí)現(xiàn), 該設(shè)計(jì)采用模塊化自上而下的層次化設(shè)計(jì),頂\r\n層設(shè)計(jì)有5 個(gè)模塊,各模塊中子模塊采用VHDL 或圖形法設(shè)計(jì)。在Max+plusⅡ下實(shí)現(xiàn)編譯、仿真等,最后成功下載到FPGA 芯\r\n片中。完成了可預(yù)置自動(dòng)計(jì)費(fèi)、自動(dòng)計(jì)程、計(jì)時(shí)、空車(chē)顯示等多功能計(jì)價(jià)器。由于FPGA 具有高密度、可編程及有強(qiáng)大的軟件\r\n支持等特點(diǎn),所以該設(shè)計(jì)具有功能強(qiáng)、靈活和可靠性高等特點(diǎn),具有一定的實(shí)用價(jià)值。

標(biāo)簽： FPGA 出租車(chē)計(jì)價(jià)器 系統(tǒng)設(shè)計(jì)

上傳時(shí)間： 2013-08-09

上傳用戶(hù)：Zxcvbnm

FPGA自FX2 slavefifo中讀取數(shù)據(jù)

FPGA自FX2 slavefifo中讀取數(shù)據(jù)，寫(xiě)入至SRAM

標(biāo)簽： slavefifo FPGA FX2 讀取

上傳時(shí)間： 2013-08-12

上傳用戶(hù)：huang111

FPGA開(kāi)發(fā)板上自帶的LED測(cè)試?yán)?/a>

標(biāo)簽： FPGA LED 開(kāi)發(fā)板 測(cè)試

上傳時(shí)間： 2013-08-13

上傳用戶(hù)：whymatalab2

FSK/PSK調(diào)制頂層文件

FSK/PSK調(diào)制頂層文件\r\n，正弦波模塊 \r\n，正弦波模塊初始化文件\r\n，振幅調(diào)整及波形選擇模塊\r\n，頻率顯示值地址產(chǎn)生模塊\r\n，頻率步進(jìn)鍵核心模塊\r\n，彈跳消除電路

標(biāo)簽： FSK PSK 調(diào)制

上傳時(shí)間： 2013-08-14

上傳用戶(hù)：sdq_123

使用FPGA實(shí)現(xiàn)直方圖基本處理——均衡化、規(guī)定化的例子

使用FPGA實(shí)現(xiàn)直方圖基本處理——均衡化、規(guī)定化的例子

標(biāo)簽： FPGA 直方圖 均衡

上傳時(shí)間： 2013-08-16

上傳用戶(hù)：bensonlly

FPGA下的頻率計(jì)模塊化設(shè)計(jì) 附有完整的程序和仿真圖紙

自己做的FPGA下的頻率計(jì)模塊化設(shè)計(jì) 附有完整的程序和仿真圖紙

標(biāo)簽： FPGA 頻率計(jì) 模塊化設(shè)計(jì) 仿真

上傳時(shí)間： 2013-08-20

上傳用戶(hù)：wanqunsheng

多路18b20測(cè)溫顯示系統(tǒng),可同時(shí)測(cè)量n個(gè)第三18b20

多路18b20測(cè)溫顯示系統(tǒng),可同時(shí)測(cè)量n個(gè)第三18b20

標(biāo)簽： 18b20 多路 測(cè)溫 顯示系統(tǒng)

上傳時(shí)間： 2013-08-21

上傳用戶(hù)：zhangchu0807