FPGA自FX2 slavefifo中讀取數據，寫入至SRAM
標簽： slavefifo FPGA FX2 讀取
上傳時間： 2013-08-12
上傳用戶：huang111
買的開發板上自帶的例程，上傳與電子愛好的共享
標簽： FPGA LED 開發板 測試
上傳時間： 2013-08-13
上傳用戶：whymatalab2
CRC校驗碼并行計算的FPGA實現,PDF打開
標簽： FPGA CRC 校驗碼
上傳時間： 2013-08-18
上傳用戶：vmznxbc
多路18b20測溫顯示系統,可同時測量n個第三18b20
標簽： 18b20 多路 測溫 顯示系統
上傳時間： 2013-08-21
上傳用戶：zhangchu0807
描述了一個用于微波傳輸設備的16QAM接收機解調芯片的FPGA實現,芯片集成了定時恢復、載波恢復和自適應盲判決反饋均衡器(DFE),采用恒模算法(CMA)作為均衡算法。芯片支持高達25M波特的符號速率,在一片EP1C12Q240C8(ALTERA)上實現,即將用于量產的微波傳輸設備中。\\r\\n
標簽： FPGA QAM 16 接收機
上傳時間： 2013-08-22
上傳用戶：23333
信號糾錯---CRC校驗參考設計。使用Xilinx公司器件
標簽： CRC 信號糾錯 校驗參考設計
上傳時間： 2013-08-24
上傳用戶：希醬大魔王
文檔是關于自適應信號處理算法研究及FPGA實現的文章，
標簽： FPGA 文檔 信號處理 算法研究
上傳時間： 2013-08-27
上傳用戶：Maple
8051工作于11.0592MHZ,RAM擴展為128KB的628128,FlashRom擴展為128KB的AT29C010A\r\n 128KB的RAM分成4個區(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個區(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內建兩個寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址
標簽： 128 FlashRom 8051 KB
上傳時間： 2013-08-30
上傳用戶：cainaifa
自己現在用的CPLD下載線，用74HC244芯片\r\n要注意設置下載模式
標簽： CPLD 244 74 HC
上傳時間： 2013-08-31
上傳用戶：dancnc
本設計要實現一個具有預置數的數字鐘的設計,具體要求如下:\r\n1. 正確顯示年、月、日 \r\n2. 正確顯示時、分、秒 \r\n3. 具有校時,整點報時和秒表功能 \r\n4. 進行系統模擬仿真和下載編程實驗,驗證系統的正確性 \r\n
標簽： CPLD 設計實現 數字 預置數
上傳時間： 2013-09-01
上傳用戶：ysjing
蟲蟲下載站版權所有 京ICP備2021023401號-1
