本設(shè)計(jì)要實(shí)現(xiàn)一個(gè)具有預(yù)置數(shù)的數(shù)字鐘的設(shè)計(jì),具體要求如下:\r\n1. 正確顯示年、月、日 \r\n2. 正確顯示時(shí)、分、秒 \r\n3. 具有校時(shí),整點(diǎn)報(bào)時(shí)和秒表功能 \r\n4. 進(jìn)行系統(tǒng)模擬仿真和下載編程實(shí)驗(yàn),驗(yàn)證系統(tǒng)的正確性 \r\n
資源簡(jiǎn)介：本設(shè)計(jì)要實(shí)現(xiàn)一個(gè)具有預(yù)置數(shù)的數(shù)字鐘的設(shè)計(jì),具體要求如下:\r\n1. 正確顯示年、月、日 \r\n2. 正確顯示時(shí)、分、秒 \r\n3. 具有校時(shí),整點(diǎn)報(bào)時(shí)和秒表功能 \r\n4. 進(jìn)行系統(tǒng)模擬仿真和下載編程實(shí)驗(yàn),驗(yàn)證系統(tǒng)的正確性 \r\n
上傳時(shí)間： 2013-09-01
上傳用戶：ysjing
資源簡(jiǎn)介：本設(shè)計(jì)要實(shí)現(xiàn)一個(gè)具有預(yù)置數(shù)的數(shù)字鐘的設(shè)計(jì),具體要求如下: 1. 正確顯示年、月、日 2. 正確顯示時(shí)、分、秒 3. 具有校時(shí),整點(diǎn)報(bào)時(shí)和秒表功能 4. 進(jìn)行系統(tǒng)模擬仿真和下載編程實(shí)驗(yàn),驗(yàn)證系統(tǒng)的正確性
上傳時(shí)間： 2013-12-18
上傳用戶：caixiaoxu26
資源簡(jiǎn)介：用java設(shè)計(jì)實(shí)現(xiàn)一個(gè)打字練習(xí)，用戶可以自由選擇打字內(nèi)容，并有倒計(jì)時(shí)提示。
上傳時(shí)間： 2013-12-17
上傳用戶：haoxiyizhong
資源簡(jiǎn)介：用verilog設(shè)計(jì)了一個(gè)簡(jiǎn)潔而實(shí)用的I2C總線控制器，對(duì)大家學(xué)習(xí)FPGA和I2C總線接口等相關(guān)方面的知識(shí)有較大的幫助。
上傳時(shí)間： 2014-10-29
上傳用戶：ljmwh2000
資源簡(jiǎn)介：數(shù)據(jù)結(jié)構(gòu)課程設(shè)計(jì),實(shí)現(xiàn)一個(gè)停車場(chǎng)管理模擬的小程序,主要是對(duì)棧和隊(duì)列的經(jīng)典操作
上傳時(shí)間： 2014-05-27
上傳用戶：wanqunsheng
資源簡(jiǎn)介：設(shè)計(jì)一個(gè)具有特定功能的數(shù)字電子鐘。準(zhǔn)確計(jì)時(shí)，以數(shù)字形式顯示h、min、s 的時(shí)間。小時(shí)的計(jì)時(shí)要求為二十四進(jìn)位，分和秒的計(jì)時(shí)要求為六十進(jìn)位。 該電子鐘上電或按鍵復(fù)位后能自動(dòng)顯示系統(tǒng)提示00-00-00，進(jìn)入時(shí)鐘準(zhǔn)備狀態(tài)；第一次按電子鐘功能鍵，電子鐘從0時(shí)0分...
上傳時(shí)間： 2017-02-04
上傳用戶：1966640071
資源簡(jiǎn)介：改程序是用ds18b20,lcd-1602,89c51做的一個(gè)代有鬧鐘的數(shù)字鐘，并有書簽和音樂，非常漂亮！
上傳時(shí)間： 2013-12-24
上傳用戶：aysyzxzm
資源簡(jiǎn)介：用c語言設(shè)計(jì)實(shí)現(xiàn)一個(gè)用事件驅(qū)動(dòng)的“救護(hù)車調(diào)度”離散模型，模擬120急救中心響應(yīng)每個(gè)病人的呼救信號(hào)統(tǒng)一調(diào)度救護(hù)車運(yùn)行的情況。 我們對(duì)問題作適當(dāng)簡(jiǎn)化，假設(shè)：某城市共有m個(gè)可能的呼救點(diǎn)(居民小區(qū)、工廠、學(xué)校、公司、機(jī)關(guān)、單位等)，分布著n所醫(yī)院(包含在m個(gè)...
上傳時(shí)間： 2014-01-11
上傳用戶：invtnewer
資源簡(jiǎn)介：針對(duì)多DSP 共享總線的通用信號(hào)處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設(shè)計(jì), 分析了通用WDM總線驅(qū)動(dòng)程序的開發(fā)。采用Verilog HDL 用CPLD 設(shè)計(jì)控制時(shí)序?qū)崿F(xiàn)了DSP 和 CPCI 總線橋接器PCI9054 之間的普通傳輸和高速DMA 傳輸。驅(qū)動(dòng)程序采用DriverWorks ...
上傳時(shí)間： 2013-12-24
上傳用戶：tedo811
資源簡(jiǎn)介：（類）設(shè)計(jì)并實(shí)現(xiàn)一個(gè)具有并，交差等功能的集合類 （假設(shè)采用順序存儲(chǔ)結(jié)構(gòu)）。編寫菜單驅(qū)動(dòng)的C++程序， 利用該類實(shí)現(xiàn)集合的并，交差等運(yùn)算。
上傳時(shí)間： 2014-01-24
上傳用戶：jjj0202
資源簡(jiǎn)介：一 實(shí)習(xí)題目：用java實(shí)現(xiàn)表單系統(tǒng) 二 設(shè)計(jì)思想：用java語言實(shí)現(xiàn)一個(gè)批發(fā)貨物的表單系統(tǒng)。在本次實(shí)習(xí)中，我是實(shí)現(xiàn)的批發(fā)鞋子的表單系統(tǒng)。該表單系統(tǒng)實(shí)現(xiàn)了在表單中單擊右鍵可以實(shí)現(xiàn)添加項(xiàng)目、刪除項(xiàng)目、修改項(xiàng)目，再輸入新加入的項(xiàng)目，刪除現(xiàn)有項(xiàng)目，修改現(xiàn)...
上傳時(shí)間： 2013-12-24
上傳用戶：weixiao99
資源簡(jiǎn)介：FPGACPLD結(jié)構(gòu)分析 pga的EDA設(shè)計(jì)方法 fpga中的微程序設(shè)計(jì) 復(fù)雜可編程邏輯器件CPLD專題講座(Ⅴ)──CPLD的應(yīng)用和實(shí)現(xiàn)數(shù)字邏 一種使用fpga設(shè)計(jì)的DRAM控制器 用CPLD器件實(shí)現(xiàn)24位同步計(jì)數(shù)器的設(shè)計(jì)
上傳時(shí)間： 2017-07-20
上傳用戶：ikemada
資源簡(jiǎn)介：設(shè)計(jì)并實(shí)現(xiàn)一個(gè)PL/0語言的詞法分析器， 對(duì)讀入的PL/0源程序，輸出相應(yīng)的Token二元式序列。這里用lex實(shí)現(xiàn)。
上傳時(shí)間： 2013-12-15
上傳用戶：LIKE
資源簡(jiǎn)介：軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 這個(gè)實(shí)例實(shí)現(xiàn)通過ModelSim工具實(shí)現(xiàn)一個(gè)具有“百分秒，秒，分”計(jì)時(shí)功能的數(shù)字跑表； 2. 工程在project文件夾中，雙擊paobiao.ise文件打開工程； 3. 源文件在rtl文件夾中，paobiao.v為設(shè)計(jì)文件，p...
上傳時(shí)間： 2016-10-04
上傳用戶：dbs012280
資源簡(jiǎn)介：軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ISE Simulator 1. 這個(gè)實(shí)例實(shí)現(xiàn)通過ISE Simulator工具實(shí)現(xiàn)一個(gè)具有兩個(gè)方向共八個(gè)燈的交通燈控制器； 2. 工程在project文件夾中，雙擊traffic.ise文件打開工程； 3. 源文件在rtl文件夾中，traffic.v為設(shè)計(jì)文件，traf...
上傳時(shí)間： 2014-01-25
上傳用戶：思琦琦
資源簡(jiǎn)介：用JAVA設(shè)計(jì)實(shí)現(xiàn)的模仿QQ的通信工具，具有一定的借鑒意義。
上傳時(shí)間： 2014-12-22
上傳用戶：壞天使kk
資源簡(jiǎn)介：介紹用FPGA設(shè)計(jì)實(shí)現(xiàn)MIL-STD1553B部接口中的曼徹斯特碼編解碼器
上傳時(shí)間： 2013-08-30
上傳用戶：Amygdala
資源簡(jiǎn)介：摘要本文介紹了一種用CPLD設(shè)計(jì)GPS數(shù)字通道相關(guān)器中C／A碼產(chǎn)生囂的方法，詳細(xì)分析了設(shè)計(jì)原理并給出了相應(yīng)的仿真結(jié)果．這種設(shè)計(jì)方法已在我們研制的GPS，GLONASS兼容機(jī)中得到實(shí)際應(yīng)用。
上傳時(shí)間： 2013-09-01
上傳用戶：wangdean1101
資源簡(jiǎn)介：用C語言實(shí)現(xiàn)一個(gè)簡(jiǎn)單數(shù)學(xué)計(jì)算器，并按后序排列將輸入的表達(dá)式顯示出來。
上傳時(shí)間： 2014-08-11
上傳用戶：lizhen9880
資源簡(jiǎn)介：用c語言實(shí)現(xiàn)fft和iir濾波器的設(shè)計(jì)。可以和matlab中的函數(shù)fft,filter等效。
上傳時(shí)間： 2015-03-30
上傳用戶：鳳臨西北
資源簡(jiǎn)介：這是一個(gè)用c51做的數(shù)字鐘源代碼,實(shí)現(xiàn)了時(shí)間設(shè)置,鬧鈴設(shè)置等一系列鐘表的功能,并付上了硬件原理圖,供大家學(xué)習(xí)和參考,我的qq:9577287
上傳時(shí)間： 2015-04-30
上傳用戶：rishian
資源簡(jiǎn)介：用復(fù)雜可編程邏輯器件(CPLD)實(shí)現(xiàn)的數(shù)字鐘控系統(tǒng)
上傳時(shí)間： 2015-06-02
上傳用戶：xymbian
資源簡(jiǎn)介：這是一個(gè)用c語言實(shí)現(xiàn)一個(gè)主機(jī)到多個(gè)從機(jī)進(jìn)行通信的51源代碼，經(jīng)過調(diào)試的哦
上傳時(shí)間： 2015-11-02
上傳用戶：as275944189
資源簡(jiǎn)介：摘要本文介紹了一種用CPLD設(shè)計(jì)GPS數(shù)字通道相關(guān)器中C／A碼產(chǎn)生囂的方法，詳細(xì)分析了設(shè)計(jì)原理并給出了相應(yīng)的仿真結(jié)果．這種設(shè)計(jì)方法已在我們研制的GPS，GLONASS兼容機(jī)中得到實(shí)際應(yīng)用。
上傳時(shí)間： 2013-12-11
上傳用戶：cuiyashuo
資源簡(jiǎn)介：用狀態(tài)機(jī)實(shí)現(xiàn)串行序列檢測(cè)器的設(shè)計(jì) 若檢測(cè)到串行序列11010則輸出為1 否則輸出為0 并對(duì)其進(jìn)行仿真和硬件測(cè)試
上傳時(shí)間： 2013-12-30
上傳用戶：xc216
資源簡(jiǎn)介：用遺傳算法實(shí)現(xiàn)一個(gè)函數(shù)值的最優(yōu)解,用VC編譯的
上傳時(shí)間： 2016-03-03
上傳用戶：xiaohuanhuan
資源簡(jiǎn)介：26．編寫一個(gè)具有如下樣式的類模板tmplt，用于實(shí)現(xiàn)所謂的反序輸出問題，其中使用了類型參數(shù)T（使所處理的元素類型可變化）以及普通參數(shù)n（元素個(gè)數(shù)也可變化）： template <class T, int n> class tmplt { T arr[n] // n個(gè)T類型的數(shù)據(jù)存放于數(shù)組arr之中 ...
上傳時(shí)間： 2014-01-07
上傳用戶：xiaoxiang
資源簡(jiǎn)介：用Ajax技術(shù)實(shí)現(xiàn)一個(gè)郵政編碼查找的功能.
上傳時(shí)間： 2014-01-27
上傳用戶：xfbs821
資源簡(jiǎn)介：這是一個(gè)在凌陽單片機(jī)上實(shí)現(xiàn)一個(gè)具有時(shí)鐘顯示和播報(bào)、播放音樂并跳舞、對(duì)機(jī)器人前進(jìn)計(jì)時(shí)、避障等功能的機(jī)器人的程序
上傳時(shí)間： 2014-12-21
上傳用戶：大三三
資源簡(jiǎn)介：用狀態(tài)機(jī)實(shí)現(xiàn)一個(gè)邏輯運(yùn)算單元,該邏輯運(yùn)算單元擁有常規(guī)的計(jì)算功能.狀態(tài)機(jī)保證層次清晰,用門級(jí)電路搭建而成,可以直接綜合并且流片.
上傳時(shí)間： 2013-12-12
上傳用戶：星仔
