近年來，圖像處理與識別技術得到了迅速的發展。人們已經充分認識到圖像處理和識別技術是認識世界、改造世界的重要手段。目前，圖像識別技術已應用到很多領域，滲入到各行各業，在醫學、公安、交通、工業等領域具有廣闊的應用前景。 這篇論文介紹了一種基于DSP＋FPGA構架的實時圖像識別系統。DSP作為圖像識別模塊的核心，負責圖像識別算法的實現；FPGA作為圖像采集模塊的核心，負責圖像的采集，并且完成預處理工作。圖像識別算法的運算量大，并且控制復雜，對系統的性能要求很高。DSP的特殊結構和優良性能很好地滿足了系統的需要，而FPGA的高速性和靈活性也保證了系統實時性，并且簡化了外圍電路，減少了系統設計難度。 系統使用模板匹配和神經網絡算法對數字0～9進行識別。模板匹配一般適用于識別規范化的數字、字符等小型字符集（特別是同一字體的字符集）。由于結構比較簡單，系統處理能力強，模板匹配的識別速度快并且識別率高，取得很好的效果。神經網絡所具有的分布式存儲、高容錯性、自組織和自學習功能，使其對圖像識別問題顯示出極大的優越性。 研究表明，在DSP+FPGA的構架上實現的圖像識別系統，具有結構靈活、通用性強的特點，適用于模塊化設計，有利于提高算法的效率。系統可以充分發揮和結合DSP和FPGA的優勢，準確快速地實現圖像識別。通過軟、硬件的靈活組合，系統可以實現圖像處理大部分的相關功能，使之能夠運用到工業視覺檢測、汽車牌照識別等系統中。
上傳時間： 2013-06-18
上傳用戶：com1com2
論文以反應式步進電機為研究對象，應用了先進的FPGA/CPLD技術，設計了一種全數字的步進電機控制系統，通過了仿真、綜合和下載的各個程序測試環節，并在實驗中得到了良好的應用。 本論文分析了反應式步進電機工作原理以及其具體的控制過程，然后闡述了FPGA的設計原理以及所涉及到的相關芯片，接著對所要應用的硬件語言VerilogHDL方面的知識進行了簡要地介紹，這些為論文的具體設計部分提供了理論基礎。 本系統針對需要實現對步進電機的調速，設計出了一種符合要求的連續可調的脈沖信號發生器，整個脈沖信號發生器有兩個大的模塊組成，最后用一個頂層的模塊將二者連接起來，并且每個子模塊以及頂層的模塊都通過了仿真測試。系統采用了模塊化的設計思路，為系統的設計和維護提供了方便，同時也提高了系統性能的可擴展性。系統采用一種軟件硬化的設計思路，應用了VerilogHDL硬件語言，該語言較容易理解。軟件也是采用了目前應用比較廣泛的幾種。在最后的實物實驗中也取得了良好的效果，從而證明了設計的正確性。論文針對VerilogHDL硬件語言的應用技巧以及實際編寫程序中經常遇到的問題都做了詳細的解釋，并提出了幾個解決問題的方法；對于如何合理的選擇芯片，文章也做了仔細說明。 FPGA+VerilogHDL+EDA工具構成的數字系統現場集成技術，是本系統設計的核心部分，該門技術具有操作靈活、利用廣泛以及價廉等特點。該門技術具有旺盛的生命力和廣闊的前景，必然推動著整個集成電路產業系統集成的進一步發展。整個系統設計采用了全數字化的控制方案，使系統更加緊湊、更加合理以及經濟節約。由于系統的全數字化，使得整個系統運行變得十分可靠，調試也極為方便。作為一種先進技術的應用，論文在很多方面做了新的嘗試。
上傳時間： 2013-05-20
上傳用戶：zoushuiqi
在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中，需要對加速器束流或者激光束進行脈沖化與時序同步，同時用于測量作用產物的探測系統如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中，需要用到符合要求的多路脈沖時序信號控制器，而且要求各脈沖序列的周期、占空比、重復頻率等方便可調。為此，本論文基于FPGA設計完成了一款多路脈沖時序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，設計出了一款可以同時輸出8路脈沖序列、各脈沖序列之間具有可調高精度延遲、可調脈沖寬度及占空比等。論文討論了FPGA芯片結構及開發流程，著重討論了較高頻率脈沖電路的可編程實現方法，以及如何利用VHDL語言實現硬件電路軟件化設計的技巧與方法，給出了整個系統設計的原理與實現。討論了高精密電源的PWM技術原理及實現，并由此設計了FPGA所需電源系統。給出了配置電路設計、數據通信及接口電路的實現。開發了上層控制軟件來控制各路脈沖時序及屬性。 該電路工作頻率200MHz，輸出脈沖最小寬度可達到10ns，最大寬度可達到us甚至ms量級。可以同時提供l路同步脈沖和7路脈沖，并且7路脈沖相對于同步脈沖的延遲時間可調，調節步長為5ns。
上傳時間： 2013-06-15
上傳用戶：ZJX5201314
自適應濾波器的硬件實現一直是自適應信號處理領域研究的熱點。隨著電子技術的發展，數字系統功能越來越強大，對器件的響應速度也提出更高的要求。 本文針對用通用DSP 芯片實現的自適應濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現的自適應濾波器開發效率低的缺點，提出了一種基于DSP Builder系統建模的設計方法。以隨機2FSK信號作為研究對象，首先在matlab上編寫了LMS去噪自適應濾波器的點M文件，改變自適應參數，進行了一系列的仿真，對算法迭代步長、濾波器的階數與收斂速度和濾波精度進行了研究，得出了最佳自適應參數，即迭代步長μ=0.0057，濾波器階數m=8，為硬件實現提供了參考。 然后，利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應濾波器的模型，結合多種EDA工具，在EPFlOKl00EQC208-1器件上設計出了最高數據處理速度為36.63MHz的8階LMS自適應濾波器，其速度是文獻[3]通過編寫底層VHDL代碼設計的8階自適應濾波器數據處理速度7倍多，是文獻[50]采用DSP通用處理器TMS320C54X設計的8階自適應濾波器處理速度25倍多，開發效率和器件性能都得到了大大地提高，這種全新的設計理念與設計方法是EDA技術的前沿與發展方向。 最后，采用異步FIFO技術，設計了高速采樣自適應濾波系統，完成了對雙通道AD器件AD9238與自適應濾波器的高速匹配控制，在QuartusⅡ上進行了仿真，給出了系統硬件實現的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統的成本。
上傳時間： 2013-06-01
上傳用戶：ynwbosss
隨著移動終端、多媒體、Internet網絡、通信，圖像掃描技術的發展，以及人們對圖象分辨率，質量要求的不斷提高，用軟件壓縮難以達到實時性要求，而且會帶來因傳輸大量原始圖象數據帶來的帶寬要求，因此采用硬件實現圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換，量化后的處理環節，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現，具有廣闊的應用背景。本文以星載視頻圖像壓縮的硬件實現項目為背景，對熵編碼器和解碼器的硬件實現進行探討，給出了并行熵編碼和解碼器的實現方案。熵編解碼器中的難點是huffman編解碼器的實現。在設計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉換時的控制邏輯,避免了因數據處理不及時造成數據丟失的可能性，從而保證了編碼的正確性。而在實現并行的huffman解碼器時，解碼算法充分利用了規則化碼書帶來的碼字的單調性，及在特定長度碼字集內碼字變化的連續性，將并行解碼由模式匹配轉換為算術運算，提高了存儲器的利用率、系統的解碼效率和速度。在實現并行huffman編碼的基礎上，結合針對DC子帶的預測編碼，針對直流子帶的游程編碼，能夠對圖像壓縮系統中經過DWT變換，量化，掃描后的數據進行正確的編碼。同時，在并行huffman解碼基礎上的熵解碼器也可以解碼出正確的數據提供給解碼系統的后續反量化模塊，進一步處理。在本文介紹的設計方案中，按照自頂向下的設計方法，對星載圖像壓縮系統中的熵編解碼器進行分析，進而進行邏輯功能分割及模塊劃分，然后分別實現各子模塊，并最終完成整個系統。在設計過程中，用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發平臺進行設計輸入、編譯、仿真，同時還采用modelsim仿真工具和symplicity的綜合工具，驗證了設計的正確性。通過系統波形仿真和下板驗證熵編碼器最高頻率可以達到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達到2500Mbps，也能滿足性能要求。仿真驗證的結果表明：設計能夠滿足性能要求，并具有一定的使用價值。
上傳時間： 2013-05-19
上傳用戶：吳之波123
逆變控制器的發展經歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統，并從數模混合電路過渡到純數字控制的歷程。但是，通用微處理芯片是為一般目的而設計，存在一定局限。為此，近幾年來逆變器專用控制芯片（ASIC）實現技術的研究越來越受到關注，已成為逆變控制器發展的新方向之一。本文利用一個成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實現技術，依次對專用芯片的系統功能劃分，硬件算法，全系統的硬件設計及優化，流水線操作和并行化，芯片運行穩定性等問題進行了初步研究。首先引述了單相電壓型PWM逆變器連續時間和離散時間的數學模型，以及基于極點配置的單相電壓型PWM逆變器電流內環電壓外環雙閉環控制系統的設計過程，同時給出了仿真結果，仿真表明此系統具有很好的動、靜態性能，并且具有自動限流功能，提高了系統的可靠性。緊接著分析了FPGA器件的特征和結構。在給出本芯片應用目標的基礎上，制定了FPGA目標器件的選擇原則和芯片的技術規格，完成了器件選型及相關的開發環境和工具的選取。然后系統闡述了復雜FPGA設計的設計方法學，詳細介紹了基于FPGA的ASIC設計流程，概要介紹了僅使用QuartusII的開發流程，以及Modelsim、SynplifyPro、QuartusII結合使用的開發流程。在此基礎上，進行了芯片系統功能劃分，針對：DDS標準正弦波發生器，電壓電流雙環控制算法單元，硬件PI算法單元，SPWM產生器，三角波發生器，死區控制器，數據流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設計。分析了全數字鎖相環的結構和模型，以此為基礎，設計了一種應用于逆變器的，用比例積分方法替代傳統鎖相系統中的環路濾波，用相位累加器實現數控振蕩器（DCO）功能的高精度二階全數字鎖相環（DPLL）。分析了“流水線操作”等設計優化問題，并針對逆變器控制系統中，控制系統算法呈多層結構，且層與層之間還有數據流聯系，其執行順序和數據流的走向較為復雜，不利于直接采用流水線技術進行設計的特點，提出一種全新的“分層多級流水線”設計技術，有效地解決了復雜控制系統的流水線優化設計問題。本文最后對芯片運行穩定性等問題進行了初步研究。指出了設計中的“競爭冒險”和飽受困擾之苦的“亞穩態”問題，分析了產生機理，并給出了常用的解決措施。
上傳時間： 2013-05-28
上傳用戶：ice_qi
激光測距技術被廣泛應用于現代工業測量、航空與大地的測量、國防及通信等諸多領域。本文從已獲得廣泛應用的脈沖激光測距技術入手，重點分析了近年提出的自觸發脈沖激光測距技術(STPLR)特別是其中的雙自觸發脈沖激光測距技術(BSTPLR)，通過分析發現其核心部件之一就是用于測量激光脈沖飛行時間(周期)的高精度高速計數器，而目前一般的方式是采用昂貴的進口高速計數器或專用集成電路(ASIC)來完成，這使得激光測距儀在研發、系統的改造升級和自主知識產權保護等諸多方面受到制約，同時在其整體性能上特別是在集成化、小型化和高可靠性方面帶來阻礙。為此，本文研究了采用現場可編程門陣列(FPGA)來實現脈沖激光測距中的高精度高速計數及其他相關功能，基本解決了以上存在的問題。 論文通過對雙自觸發脈沖激光測距的主要技術要求和技術指標進行分析，對其中的信號處理單元采用了FPGA+單片機的設計形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測量模塊，在整個測距系統中是信號處理的核心部件，借助其用戶可編程特性及很高的內部時鐘頻率，設計了專用于BSTPLR的高速高精度計數芯片，負責對測距信號產生電路中的時刻鑒別電路輸出信號進行計數。數據處理模塊則主要由單片機(AT89C51)來實現。系統可以通過鍵盤預置門控信號的寬度以均衡測量的精度和速度，測量結果采用7位LED數碼管顯示。本設計在近距離(大尺寸)范圍內實驗測試時基本滿足設計要求。
上傳時間： 2013-06-02
上傳用戶：
Internet的快速發展以及網絡規模的迅速增長，使得對網絡管理的需求變得越來越重要。這就要求對網絡中所有設備及協議進行管理。而當今網絡管理方式的發展趨勢是更加智能化、自動化。這就需要由網絡管理軟件來更大限度的減少網絡管理員工作量，使網絡管理員的工作從繁雜的管理網絡操作轉變到管理網絡工具。 SNMP（簡單網絡管理協議）協議由于其易于實現和廣泛的TCP/IP應用基礎而獲得廠商的支持。而開源的NetSNMP軟件的跨平臺特性，使其在網絡設備中得到了廣泛應用。但以前基于SNMP的網絡管理通常都是通過命令行或簡單的網絡管理工具，管理操作起來比較繁瑣，而且收集到的結果比較抽象。AdventNet公司出品的Opmanager軟件不僅擁有對SNMP監控數據強大的圖形圖表生成能力，而且簡單易用。與NetSNMP結合，可以很好的實現企業級的網絡管理功能。因此本文選用Opmanager網絡管理軟件實現了基于嵌入式Linux平臺的SNMP圖形化監控。 首先介紹了SNMP協議，包括SNMP協議的概述和SNMP協議的規范。其次構建了基于ARM7和ARM9兩套嵌入式Linux開發平臺，并在Linux PC上建立了它們的交叉編譯環境。再次把NetSNMP代理程序分別移植到了這兩套ARM平臺，并對移植的程序進行裁減和優化使其適合在嵌入式設備上運行。最后通過Opmanager網絡管理軟件實現了對嵌入式設備的圖形化監控，并在此基礎上拓展了自定義的監控項使Opmanager管理軟件能輪詢到它們并生成實時的圖形。最后Opmanager在快照主頁面將它們定義為主視圖，在主窗口顯示出來。
上傳時間： 2013-08-02
上傳用戶：asdfasdfd
超聲波電機(Ultrasonic motors，簡稱USM)是一種全新原理的直接驅動電機，它利用壓電陶瓷逆壓電效應激發的超聲振動作為驅動力，通過定轉子間的摩擦力來驅動轉子運動。與傳統的電磁電機相比，它具有低速大轉矩、無電磁干擾、動作響應快、運行無噪聲、無輸入自鎖等卓越特性，在非連續運動領域、精密控制領域比傳統的電磁電機性能優越得多。超聲波電機在工業控制系統、汽車專用電器、精密儀器儀表、辦公自動化設備、智能機器人等領域有廣闊的應用前景，近年來倍受科技界和工業界的重視，成為當前機電控制領域的一個研究熱點。 本文主要以行波型超聲波電機的驅動控制技術為研究對象，引入嵌入式系統理念，設計并制作了超聲波電機的驅動控制系統，并對超聲波電機的速度與定位控制做了深入的研究。本文主要研究內容及成果如下： 介紹了超聲波電機的工作原理、特點及其應用前景，總結了國內外超聲波電機驅動控制技術的發展歷史和研究現狀，以及今后我國超聲波電機驅動控制技術的發展方向，明確了本文的研究內容。 結合嵌入式系統特點及其開發方法，詳細介紹了超聲波電機嵌入式驅動控制系統的硬件和軟件設計過程，并總結了硬件、軟件的調試過程。最后，對所設計系統性能進行了實驗測試和數據分析。 采用DDS技術解決超聲波電機所需要的高頻驅動電源和數字控制的問題。本文設計的以ARM控制器為核心，頻率、相位、幅值均可調的雙通道信號發生器，具有頻率和相位差控制精度高的特點。 本文介紹了速度與位置的常用控制策略。設計并搭建了基于增量式PID的速度和基于模糊PID的位置控制系統。速度控制采用增量式PID調節，其控制策略簡單、易行，通過實驗選擇合適的參數能適應一般的控制精度要求。定位控制則采用模糊PID控制策略，該策略將模糊控制不需要精確的數學模型、收斂速度快的特點與PID簡單易行、能消除穩態誤差的優點相結合，改善了模糊控制器穩態性能，使電機定位控制精度達到0.0880。
上傳時間： 2013-07-16
上傳用戶：wdq1111
在工業過程中，許多對象具有滯后特性，由于純滯后的存在，使得系統的超調量變大，調節時間變長。因此滯后過程被公認為較難控制的對象，而且純滯后占整個動態過程的時間越長，難控的程度越大。所以大純滯后對象的控制一直是困擾自動控制和計算機應用領域的一大難題。而這類對象又廣泛存在于石油、化工、釀造、制藥、冶金等工業生產過程中。因此對該問題的研究具有重大的實際意義。 傳統的PID配合Smith預估補償器的控制方法，對模型誤差反映比較靈敏，當存在建模誤差或干擾時，控制效果并不能取得令人滿意的效果。近年來隨著模糊控制、神經網絡控制等智能控制研究的不斷深入，有些學者將它們與Smith預估控制、PID控制及預測控制等相結合，提出了針對不確定大滯后系統的新的控制方法。雖然有些控制方案效果不錯，但系統的復雜程度和調試難度也隨之增加。因此設計簡單、快速、可靠的控制器，仍是一個重大課題。 本文首先介紹了大滯后過程的控制特點，概述了常用的大滯后過程的控制方法及其優缺點。接著概要地介紹了嵌入式系統的優點、發展歷史、現狀及前景。并針對性地介紹了ARM控制器的概況以及它的應用領域。然后本文針對大滯后對象提出了自抗擾控制器與Smith預估補償器相結合的設計方案。通過仿真對比了本方案、PID配合Smith預估補償器及單一的自抗擾控制器的控制效果，表明自抗擾控制器與Smith預估補償器的結合有效地改善了大滯后對象的控制效果，增強了系統的魯棒性和抗干擾能力。為驗證該控制方案的實際控制效果，我們以PCT-II型過程控制實驗裝置中的具有大滯后特性的盤管內部的溫度為被控對象，以JX44BO開發板作為主要的控制平臺設計并完成大滯后控制實驗。所以接下來本文介紹了實現這個嵌入式溫度大滯后控制系統所涉及到的硬件平臺、系統框圖以及實驗內容。然后本文介紹了嵌入式控制平臺的控制界面以及各個主要功能的程序的實現，以及遠程客戶端程序在以太網通訊方面的程序實現和遠程客戶端程序的操作界面。最后本文給出了本次實驗的參數設置以及最終的實驗結果。實驗結果表明在實際應用中本文所提出的方案對于大滯后對象具有較好的控制效果。
上傳時間： 2013-06-11
上傳用戶：baitouyu
