美腿丝袜亚洲一区,国产精品自产自拍,亚洲一区二区三区自拍

自動校驗

自舉驅(qū)動中文資料.rar

關于半橋或全橋自舉式浮動柵極驅(qū)動的四個中文文檔，為飛兆和IR公司技術文檔，介紹了自舉電路元件的選取及實際問題解決。可從其官網(wǎng)中下載。這里集合上傳~

標簽： 驅(qū)動

上傳時間： 2013-07-30

上傳用戶：碉堡1234
基于FPGA的通用異步收發(fā)器的設計.rar

通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應用于微機和外設之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊希匾木褪撬鼈兌季哂胁豢梢浦残裕虼艘眠@些芯片來實現(xiàn)PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。本課題就是針對UART的特點以及FPGA設計具有可移植性的優(yōu)勢，提出了一種基于FPGA芯片的嵌入式UART設計方法，其中主要包括狀態(tài)機的描述形式以及自頂向下的設計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。本課題所設計的LIART支持標準的RS-232C傳輸協(xié)議，主要設計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗方式，還有多種中斷源、中斷優(yōu)先級、較強的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場合，因此可以達到資源利用的最大化。在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進行綜合優(yōu)化、仿真驗證以及下載實現(xiàn)。各項數(shù)據(jù)結果表明，本課題中所設計的UART滿足預期設計目標。

標簽： FPGA 異步收發(fā)器

上傳時間： 2013-08-02

上傳用戶：rocketrevenge
基于FPGA的電子式互感器校驗儀的研究.rar

互感器是電力系統(tǒng)中電能計量和繼電保護中的重要設備，其精度和可靠性與電力系統(tǒng)的安全性、可靠性和經(jīng)濟運行密切相關。隨著電力工業(yè)的發(fā)展，傳統(tǒng)的電磁式互感器已經(jīng)暴露出一系列的缺陷，電子式互感器能很好的解決電磁式互感器的缺點，電子式互感器逐步替代電磁式互感器代表著電力工業(yè)的發(fā)展方向。目前，國產(chǎn)的互感器校驗儀主要是電磁式互感器校驗儀，電子式互感器校驗儀依賴于進口。電子式互感器的發(fā)展，使得電子式互感器校驗儀的研制勢在必行。本課題依據(jù)國際標準IEC60044-7、IEC60044-8和國內(nèi)標準GB20840[1].7-2007、GB20840[1].8-2007，設計了電子式互感器檢驗儀。該校驗儀采用直接法對電子式互感器進行校驗，即同時測試待校驗電子式互感器和標準電磁式互感器二次側的輸出信號，比較兩路信號的參數(shù)，根據(jù)比較結果完成電子式互感器的校驗工作。論文首先介紹了電子式互感器結構及輸出數(shù)字信號的特征，然后詳細論述了電子式互感器校驗儀的硬件及軟件設計方法。硬件主要采用FPGA技術設計以太網(wǎng)控制器RTL8019的控制電路，以實現(xiàn)電子式互感器信號的遠程接收，同時設計A/D芯片MAX125的控制電路，以實現(xiàn)標準電磁式互感器模擬輸出的數(shù)字化。軟件主要采用FPGA的SOPC技術，研制了MAX125和RTL8019的IP核，在NiosIIIDE集成開發(fā)環(huán)境下，完成對硬件電路的底層控制，運用準同步算法和DFT算法開發(fā)應用程序?qū)崿F(xiàn)對數(shù)字信號的處理。最終完成電子式互感器校驗儀的設計。最后進行了相關的實驗，所研制的電子式互感器校驗儀對0.5準確級的電子式電壓互感器和0.5準確級電子式電流互感器分別進行了校驗，對其額定負荷的20％、100％、120％點做為測量點進行測量。經(jīng)過對實驗數(shù)據(jù)的處理分析可知，校驗儀對電子式互感器的校驗精度滿足0.5％的比差誤差和20’的相位差。本課題的研究為電子式互感器校驗儀的研制工作提供了理論和實踐依據(jù)。

標簽： FPGA 電子式互感器校驗儀

上傳時間： 2013-04-24

上傳用戶：569342831
數(shù)字電視傳輸系統(tǒng)中LDPC碼編碼器的研究與FPGA實現(xiàn).rar

自香農(nóng)先生于1948年開創(chuàng)信息論以來，經(jīng)過將近60年的發(fā)展，信道編碼技術已經(jīng)成為通信領域的一個重要分支，各種編碼技術層出不窮。目前廣泛研究的低密度奇偶校驗(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農(nóng)限性能的優(yōu)秀糾錯碼，并已在數(shù)字電視、無線通信、磁盤存儲等領域得到大量應用。目前數(shù)字電視已經(jīng)成為最熱門的話題之一，用手機看北京奧運，已經(jīng)成為每一個中國人的夢想。最近兩年我國頒布了兩部與數(shù)字電視有關的通信標準，分別是數(shù)字電視地面?zhèn)鬏敇藴?DMB-TH)和移動多媒體(CMMB)即俗稱的手機電視標準。數(shù)字電視正與每個人走得越來越近，我國預期在2015年全面實現(xiàn)數(shù)字電視并停止模擬電視的播出。作為數(shù)字電視標準的核心技術之一的前向糾錯碼技術已經(jīng)成為眾多科研單位的研究熱點，相應的編解碼芯片更成為重中之重。在DMB-TH標準中用到了LDPC碼和BCH碼的級聯(lián)編碼方式，在CMMB標準中用到了LDPC碼和RS碼的級聯(lián)編碼方式，在DVB-S2標準中用到了LDPC碼和BCH碼的級聯(lián)編碼方式。本論文以目前最重要的三個與數(shù)字電視相關的標準：數(shù)字電視地面?zhèn)鬏敇藴?DMB-TH)、手機電視標準(CMMB)以及數(shù)字衛(wèi)星電視廣播標準(DVB-S2)為切入點，深入研究它們的編碼方式，設計了這三個標準中的LDPC碼編碼器，并在FPGA上實現(xiàn)了前兩個標準的編碼芯片，實現(xiàn)了DMB-TH標準中0.4、0.6以及0.8三種碼率的復用。在研究CMMB標準中編碼器設計時，提出一種改進的LU分解算法，該分解方式適合任意的H矩陣，具有一定的廣泛性。測試結果表明，芯片邏輯功能完全正確，速度和資源消耗均達到了標準的要求，具有一定的商用價值。

標簽： LDPC FPGA 數(shù)字電視

上傳時間： 2013-07-07

上傳用戶：327000306
視頻格式轉換算法研究及FPGA實現(xiàn)——去隔行、幀頻轉換、分辨率變換.rar

在當今的廣播系統(tǒng)中，絕大部分的視頻信號是隔行采樣的。采用這種掃描格式，能夠大幅度地減少視頻的帶寬，但也會引起彩色爬行、畫面閃爍、邊緣模糊及鋸齒等現(xiàn)象。這種缺陷經(jīng)人尺寸屏幕放大后就更加明顯。為改善畫面的視覺效果，去隔行技術應運而生。同時，視頻信號本身的低幀頻也會導致行抖動、線爬行以及大面積閃爍等視覺效果上的缺陷。增加掃描頻率會把這些視覺缺陷搬移到人眼不敏感的高頻區(qū)域上去從而產(chǎn)生較好的主觀圖象質(zhì)量。而為了適應不同顯示終端以及對圖像大小變化的要求就必須對原始信號分辨率即每幀行數(shù)和每行像素數(shù)進行變換。因此去隔行、幀頻轉換、分辨率變換成為視頻格式轉換的基本內(nèi)容。 FPGA 的出現(xiàn)是VLSI技術和EDA技術發(fā)展的結果。FPGA器件集成度高、體積小，具有通過用戶編程實現(xiàn)專門應用的功能。它允許電路設計者利用基于計算機的開發(fā)平臺，經(jīng)過設計輸入、仿真、測試和校驗，直到達到預期的結果。使用FPGA器件可以大大縮短系統(tǒng)的研制周期，減少資金投入。另外采用FPGA器件可以將原來的電路板級產(chǎn)品集成芯片級產(chǎn)品，從而降低了功耗，提高了可靠性，同時還可以很方便的對設計進行在線修改。該文在介紹了視頻格式轉換中的主要算法后，重點對去隔行、幀頻轉換、分辨率變換的FPGA綜合實現(xiàn)方案進行了由簡單到復雜的深入研究，分別給出了最簡解決方案、基于非線性算法的解決方案和基于運動補償?shù)慕鉀Q方案。最簡解決方案利用線性算法將去隔行，幀頻轉換，分辨率變換三項處理同時實現(xiàn)，達到FPGA內(nèi)部資源和外部RAM耗用量都為最小的要求，是后續(xù)復雜方案的基礎。其中去隔行采用場合并方式，幀頻轉換采用幀重復方式，分辨率變換采用均勻插值方式。基于非線性算法的解決方案中加入了對靜止區(qū)域的判斷，靜止區(qū)域的輸出像素值直接選用相應位置的已存輸入數(shù)據(jù)，非靜止區(qū)域的輸出像素值通過對已存輸入數(shù)據(jù)進行非線性運算得出。基于運動補償?shù)慕鉀Q方案在對靜止區(qū)域進行判斷和處理的基礎上，對欲生成的變頻后的場間插值幀進行運動估計，根據(jù)運動矢量得出非靜止區(qū)域的輸出像素值。其中為求得輸入場間相應時間位置上的插值幀輸出數(shù)據(jù)，該方案采用了自定義的前后向塊匹配運動估計方式，通過對三步搜索算法的高效實現(xiàn)，將SAD 值進行比較得出運動矢量。

標簽： FPGA 視頻格式轉換算法研究

上傳時間： 2013-07-19

上傳用戶：米卡
在仿真環(huán)境下實現(xiàn)TMS320C6000系列DSP的程序自引導.rar

在仿真環(huán)境下實現(xiàn)TMS320C6000系列DSP的程序自引導

標簽： C6000 320C 6000 TMS

上傳時間： 2013-08-03

上傳用戶：tdyoung
基于ADE7878芯片的諧波電能表的設計與校表流程

基于ADE7878芯片的諧波電能表的設計與校表流程:本文主要介紹了ADI公司最新推出的三相高精度多功能電能計量芯片ADE7878，以及其在諧波計量中的應用，重點闡述了ADE7878的功能特點，典型電路

標簽： 7878 ADE 芯片電能表

上傳時間： 2013-07-29

上傳用戶：釣鰲牧馬
AN-6076供高電壓柵極驅(qū)動器IC使用的自舉電路的設計和使用準則

本文講述了一種運用于功率型MOSFET 和IGBT 設計性能自舉式柵極驅(qū)動電路的系統(tǒng)方法，適用于高頻率，大功率及高效率的開關應用場合。不同經(jīng)驗的電力電子工程師們都能從中獲益。在大多數(shù)開關應用中

標簽： 6076 AN 高電壓柵極驅(qū)動器IC

上傳時間： 2013-04-24

上傳用戶：520
基于FPGA的自適應濾波器設計與實現(xiàn)

自適應濾波器是統(tǒng)計信號處理的一個重要組成部分。在實際應用中，由于沒有充足的信息來設計固定系數(shù)的數(shù)字濾波器，或者設計規(guī)則會在濾波器正常運行時改變，因此我們需要研究自適應濾波器。凡是需要處理未知統(tǒng)計環(huán)境下運算結果所產(chǎn)生的信號或需要處理非平穩(wěn)信號時，自適應濾波器可以提供一種吸引人的解決方法，而且其性能通常遠優(yōu)于用常規(guī)方法設計的固定濾波器。此外，自適應濾波器還能提供非自適應方法所不可能提供的新的信號處理能力。本論文從自適應濾波器研究的重要意義入手，介紹了線性自適應濾波器的基本原理、算法及設計方法，對幾種基于最小均方誤差準則或最小平方誤差準則的自適應濾波器算法進行研究，最終基于一改近的LMS算法設計復數(shù)自適應濾波器，并以VHDL語言編寫在maxplus平臺上進行仿真測試。

標簽： FPGA 自適應濾波器

上傳時間： 2013-07-11

上傳用戶：W51631
基于FPGA的高速采樣自適應濾波系統(tǒng)的研究

自適應濾波器的硬件實現(xiàn)一直是自適應信號處理領域研究的熱點。隨著電子技術的發(fā)展，數(shù)字系統(tǒng)功能越來越強大，對器件的響應速度也提出更高的要求。本文針對用通用DSP 芯片實現(xiàn)的自適應濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現(xiàn)的自適應濾波器開發(fā)效率低的缺點，提出了一種基于DSP Builder系統(tǒng)建模的設計方法。以隨機2FSK信號作為研究對象，首先在matlab上編寫了LMS去噪自適應濾波器的點M文件，改變自適應參數(shù)，進行了一系列的仿真，對算法迭代步長、濾波器的階數(shù)與收斂速度和濾波精度進行了研究，得出了最佳自適應參數(shù)，即迭代步長μ=0.0057，濾波器階數(shù)m=8，為硬件實現(xiàn)提供了參考。然后，利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應濾波器的模型，結合多種EDA工具，在EPFlOKl00EQC208-1器件上設計出了最高數(shù)據(jù)處理速度為36.63MHz的8階LMS自適應濾波器，其速度是文獻[3]通過編寫底層VHDL代碼設計的8階自適應濾波器數(shù)據(jù)處理速度7倍多，是文獻[50]采用DSP通用處理器TMS320C54X設計的8階自適應濾波器處理速度25倍多，開發(fā)效率和器件性能都得到了大大地提高，這種全新的設計理念與設計方法是EDA技術的前沿與發(fā)展方向。最后，采用異步FIFO技術，設計了高速采樣自適應濾波系統(tǒng)，完成了對雙通道AD器件AD9238與自適應濾波器的高速匹配控制，在QuartusⅡ上進行了仿真，給出了系統(tǒng)硬件實現(xiàn)的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統(tǒng)的成本。

標簽： FPGA 高速采樣自適應濾波

上傳時間： 2013-06-01

上傳用戶：ynwbosss