<strike id="6sa8q"></strike>
多路電壓采集系統(tǒng)一、實(shí)驗(yàn)?zāi)康模保煜た删幊绦酒珹DC0809，8253的工作過程，掌握它們的編程方法。２．加深對所學(xué)知識的理解并學(xué)會(huì)應(yīng)用所學(xué)的知識，達(dá)到在應(yīng)用中掌握知識的
上傳時(shí)間： 2013-06-30
上傳用戶：cursor
隨著科學(xué)技術(shù)水平的不斷提高，在科研和生產(chǎn)過程中為了更加真實(shí)的反映被測對象的性質(zhì)，對測試系統(tǒng)的性能要求越來越高。傳統(tǒng)的測試裝置，由于傳輸速度低或安裝不便等問題已不能滿足科研和生產(chǎn)的實(shí)際需要。USB技術(shù)的出現(xiàn)很好的解決了上述問題。USB總線具有支持即插即用、易于擴(kuò)展、傳輸速率高(USB2.0協(xié)議下為480Mbps)等優(yōu)點(diǎn)，已逐漸得到廣泛的應(yīng)用。 本課題研究并設(shè)計(jì)了一套基于USB2.0的數(shù)據(jù)采集系統(tǒng)。論文首先詳細(xì)介紹了USB總線協(xié)議，然后從系統(tǒng)的總體結(jié)構(gòu)、硬件電路、軟件程序以及系統(tǒng)性能檢測等幾個(gè)方面，詳細(xì)闡述了系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方案。系統(tǒng)采用雙12位A/D轉(zhuǎn)換器，提供兩條模擬信號通道，可以同時(shí)采集雙路信號，最高的采樣率為200KHz。USB接口芯片采用Cypress公司的CY7C68013。論文詳細(xì)介紹了其在SlaveFIFO接口模式下的電路設(shè)計(jì)和程序設(shè)計(jì)。系統(tǒng)應(yīng)用FPGA芯片作系統(tǒng)的核心控制，控制系統(tǒng)的數(shù)據(jù)采集和與USB接口芯片的數(shù)據(jù)交換，并產(chǎn)生其中的邏輯控制信號和時(shí)序信號。同時(shí)應(yīng)用FPGA芯片作系統(tǒng)的核心控制可提高了系統(tǒng)穩(wěn)定性、減小設(shè)備的體積。系統(tǒng)的軟件設(shè)計(jì)，主要包括FPGA芯片中的邏輯、時(shí)序控制程序、8051固件程序、客戶應(yīng)用程序及其驅(qū)動(dòng)程序。客戶端選擇了微軟的Visual Studio6.0 C++作開發(fā)平臺，雖然增加了復(fù)雜程度，但是軟件執(zhí)行效率及重用性均得到提高。 最后，應(yīng)用基于USB2.0的數(shù)據(jù)采集系統(tǒng)測試標(biāo)準(zhǔn)信號及電木的導(dǎo)熱系數(shù)，以驗(yàn)證測試系統(tǒng)的可靠信與準(zhǔn)確性。
標(biāo)簽： FPGA USB 接口 數(shù)據(jù)采集
上傳時(shí)間： 2013-04-24
上傳用戶：鳳臨西北
該論文基于NIOS Ⅱ軟核處理器和Altera的FPGA技術(shù)，設(shè)計(jì)了一種便攜式的振動(dòng)頻譜分析儀，用于旋轉(zhuǎn)機(jī)械的故障監(jiān)測和診斷。以SOPC技術(shù)為手段，將信號采集和信號處理電路通過可編程片上系統(tǒng)來實(shí)現(xiàn)，其特點(diǎn)是將對ADC的控制、數(shù)字信號的濾波、快速傅立葉變換的設(shè)計(jì)，通過FPGA芯片集成在一起，以NIOS Ⅱ來完成32位CPU的狀態(tài)控制功能。工程機(jī)械、汽車車輛中都存在諸如發(fā)動(dòng)機(jī)類的旋轉(zhuǎn)機(jī)械，這類設(shè)備的異常振動(dòng)往往會(huì)影響正常工作，嚴(yán)重時(shí)還會(huì)出現(xiàn)各種重大事故，該分析儀可以實(shí)時(shí)地或定期地對發(fā)動(dòng)機(jī)、齒輪箱等旋轉(zhuǎn)機(jī)械進(jìn)行振動(dòng)頻譜分析和監(jiān)測，運(yùn)用于民用機(jī)械能產(chǎn)生非常好的經(jīng)濟(jì)效益。 該論文從四個(gè)方面進(jìn)行了研究工作。其一，利用FPGA對ADC芯片的工作進(jìn)行控制，使其在規(guī)定的時(shí)間內(nèi)與DSP模塊進(jìn)行數(shù)據(jù)交換，并對ADC各引腳時(shí)序進(jìn)行控制，使兩者協(xié)調(diào)同步工作，編制了相應(yīng)的VHDL語言程序。其二，采用SOPC Builder設(shè)計(jì)開發(fā)，實(shí)現(xiàn)了基于NIOS Ⅱ的32位CPU軟核，創(chuàng)建了相應(yīng)的C/C++和匯編的宏代碼，使得軟件可以訪問用戶自定義邏輯。對頂層設(shè)計(jì)產(chǎn)生的VHDL的RTL代碼和仿真文件進(jìn)行了綜合、編譯適配以及仿真。其三，配合Matlab和DSP Builder的強(qiáng)大功能進(jìn)行DSP模塊設(shè)計(jì)，開發(fā)出了FIR和FFT等功能模塊，并且添加到SOPC系統(tǒng)中，使其可以由NIOS Ⅱ很容易的調(diào)用。其四，在NIOS Ⅱ系統(tǒng)中添加了uC/OS Ⅱ操作系統(tǒng)，提高了整個(gè)系統(tǒng)的穩(wěn)定性，并且降低了開發(fā)難度，提高了系統(tǒng)升級的能力。由于整個(gè)設(shè)計(jì)是基于FPGA開發(fā)的，所以該系統(tǒng)包括了所有FPGA系統(tǒng)的特點(diǎn)，包括并行的DSP處理、在系統(tǒng)可編程、升級簡單等特點(diǎn)，極易使設(shè)計(jì)產(chǎn)品化。
標(biāo)簽： FPGA 便攜式 振動(dòng)頻譜 分析儀
上傳時(shí)間： 2013-04-24
上傳用戶：amandacool
感應(yīng)加熱電源以其環(huán)保、節(jié)能等優(yōu)點(diǎn)在工業(yè)生產(chǎn)中得到了廣泛的應(yīng)用，逆變控制電路是直接影響感應(yīng)加熱電源能否安全、高效運(yùn)行的關(guān)鍵因素。目前的感應(yīng)加熱裝置很多采用模擬電路控制，而模擬控制電路觸點(diǎn)多，焊點(diǎn)多，系統(tǒng)可靠性低，對一些元件的工藝性要求高，電路中控制參數(shù)不容易進(jìn)行修改，靈活性較差。近年來隨著微處理機(jī)的發(fā)展，數(shù)字式控制精確，軟件設(shè)計(jì)靈活，因而整個(gè)控制系統(tǒng)容易實(shí)現(xiàn)，在感應(yīng)加熱領(lǐng)域中運(yùn)用數(shù)字式控制已是一個(gè)發(fā)展方向。 本文在模擬逆變控制系統(tǒng)的基礎(chǔ)上，在可編程邏輯器件(FPGA)上進(jìn)行了數(shù)字式并聯(lián)逆變控制系統(tǒng)的研究。 首先，本文針對感應(yīng)加熱并聯(lián)逆變控制的數(shù)字化進(jìn)行了詳細(xì)的研究。在參閱國內(nèi)外相關(guān)文獻(xiàn)的基礎(chǔ)上，結(jié)合已有模擬并聯(lián)逆變控制電路的工作原理，設(shè)計(jì)了全數(shù)字鎖相環(huán)、它激轉(zhuǎn)自激掃頻啟動(dòng)模塊等逆變控制功能模塊，并對各個(gè)模塊進(jìn)行了相關(guān)的數(shù)學(xué)分析和功能仿真，結(jié)果證明可以達(dá)到預(yù)定的功能指標(biāo)和設(shè)計(jì)要求。 然后，分析了感應(yīng)加熱電源的整體工作流程，針對模擬控制電路中控制參數(shù)不易進(jìn)行修改、靈活性較差等問題，設(shè)計(jì)了數(shù)據(jù)采集、存儲、顯示等功能模塊，有利于系統(tǒng)的調(diào)試，參數(shù)修改等實(shí)際操作。 最后，以模擬逆變控制策略為基礎(chǔ)，分析了數(shù)字控制器的控制要求和策略。由硬件狀態(tài)機(jī)實(shí)現(xiàn)數(shù)字控制器的設(shè)計(jì)，完成對整個(gè)逆變控制系統(tǒng)的整體控制操作。通過自上而下的總體設(shè)計(jì)，將各個(gè)部分組合起來，構(gòu)成一個(gè)SOC系統(tǒng)。在FPGA集成軟件中進(jìn)行了各部分和整體的仿真驗(yàn)證，結(jié)果證明該設(shè)計(jì)可以完成逆變控制的各項(xiàng)需求和預(yù)定的人機(jī)交互操作。
標(biāo)簽： FPGA 感應(yīng)加熱電源 控制系統(tǒng)
上傳時(shí)間： 2013-07-09
上傳用戶：1222
本文分析了當(dāng)代高精度地震勘探數(shù)據(jù)采集系統(tǒng)的發(fā)展現(xiàn)狀，研究了數(shù)據(jù)采集的A/D方法及理論、現(xiàn)場可編程門陣列(Field Programmable GateArray，F(xiàn)PGA)技術(shù)的發(fā)展及原理，串口通信的原理及實(shí)現(xiàn)。在此基礎(chǔ)上，探討了采用FPGA控制24位△∑模數(shù)轉(zhuǎn)換器來實(shí)現(xiàn)高精度地震勘探數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)思路，對探測傳感器或檢波器后端數(shù)據(jù)采集系統(tǒng)的信號A/D轉(zhuǎn)換、FPGA與外部接口設(shè)計(jì)、串口數(shù)據(jù)通信做了詳細(xì)的研究，尤其是在用FPGA來完成與外部ADC的接口控制上做了深入的開發(fā)和設(shè)計(jì)，整個(gè)接口控制模塊采用VHDL語言編寫，并同時(shí)將ROM、FIFO等數(shù)字邏輯模塊一起集成到一片F(xiàn)PGA芯片當(dāng)中，并在Quartus Ⅱ6.0的開發(fā)平臺上通過了軟件仿真，時(shí)序仿真結(jié)果達(dá)到了系統(tǒng)要求。
標(biāo)簽： 高精度 地震勘探 數(shù)據(jù)采集系統(tǒng)
上傳時(shí)間： 2013-05-21
上傳用戶：yuele0123
回波抵消器在免提電話、無線產(chǎn)品、IP電話、ATM語音服務(wù)和電話會(huì)議等系統(tǒng)中，都有著重要的應(yīng)用。在不同應(yīng)用場合對回波抵消器的要求并不完全相同，本文主要研究應(yīng)用于電話系統(tǒng)中的電回波抵消器。電回波是由于語音信號在電話網(wǎng)中傳輸時(shí)由于阻抗不匹配而產(chǎn)生的。 傳統(tǒng)回波抵消器主要是基于通用DSP處理器實(shí)現(xiàn)的，這種回波抵消器在系統(tǒng)實(shí)時(shí)性要求不高的場合能很好的滿足回波抵消的性能要求，但是在實(shí)時(shí)性要求較高的場合，其處理速度等性能方面已經(jīng)不能滿足系統(tǒng)高速、實(shí)時(shí)的需要。現(xiàn)代大容量、高速度的FPGA的出現(xiàn)，克服了上訴方案的諸多不足。用FPGA來實(shí)現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試和硬件升級。 本文研究目標(biāo)是如何在FPGA芯片上實(shí)現(xiàn)回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應(yīng)濾波算法、遠(yuǎn)端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產(chǎn)生算法，并實(shí)現(xiàn)了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設(shè)計(jì)流程與實(shí)現(xiàn)方法，并利用硬件描述語言Verilog HDL實(shí)現(xiàn)了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環(huán)境下對該系統(tǒng)進(jìn)行模塊級和系統(tǒng)級的功能仿真、時(shí)序仿真和驗(yàn)證。并在FPGA硬件平臺上實(shí)現(xiàn)了該系統(tǒng)。 (4)根據(jù)ITU-T G．168的標(biāo)準(zhǔn)和建議，對設(shè)計(jì)進(jìn)行了大量的主、客測試，各項(xiàng)測試結(jié)果均達(dá)到或優(yōu)于G．168的要求。
上傳時(shí)間： 2013-06-23
上傳用戶：123啊
論述了AD574逐次逼近型12位模數(shù)轉(zhuǎn)換器的原理、應(yīng)用以及與單片機(jī)所構(gòu)成的數(shù)據(jù)采集系統(tǒng),分析了系統(tǒng)的硬件、軟件結(jié)構(gòu)和具體操作,給出了AD574與AT89C51單片機(jī)的接口線路圖.
標(biāo)簽： 574 AD 數(shù)據(jù)采集 中的應(yīng)用
上傳時(shí)間： 2013-05-23
上傳用戶：ca05991270
圖像采集和處理技術(shù)在機(jī)器視覺和圖像分析等諸多領(lǐng)域應(yīng)用十分廣泛，大部分情況下，采集卡只需將前端相機(jī)捕獲的圖像信息正確地傳回計(jì)算機(jī)即可。但是在要求較高的應(yīng)用場合需要采集卡能準(zhǔn)確控制外部光源和相機(jī)，完成圖像采集，預(yù)處理，數(shù)據(jù)傳輸。只有這樣，用戶才可以根據(jù)不同的興趣和需求對特定的某些圖像進(jìn)行采集、傳輸以及處理，以達(dá)到某種分析目的。 本文根據(jù)國家985二期項(xiàng)目“三維粒子圖像測速系統(tǒng)”的圖像采集與處理需要，設(shè)計(jì)開發(fā)了一款以FPGA為核心控制芯片的嵌入式圖像采集卡。采集卡以FPGA為邏輯和算法實(shí)現(xiàn)的核心器件，不僅實(shí)現(xiàn)了傳統(tǒng)意義上的圖像采集，而且實(shí)現(xiàn)了CCD相機(jī)控制和激光器同步曝光功能，打破了以往單純靠增加硬件設(shè)備實(shí)現(xiàn)同步控制的方法，簡化了系統(tǒng)硬件結(jié)構(gòu)并節(jié)約系統(tǒng)成本。此外，在系統(tǒng)中嵌入了圖像增強(qiáng)算法和采用PCI接口與計(jì)算機(jī)連接滿足了高速采集的要求。同時(shí)，采用市場上廣泛應(yīng)用的Camera Link作為采集卡的圖像輸入接口，提高了系統(tǒng)的通用性、傳輸速率和抗干擾能力，簡化圖像獲取設(shè)備和模擬攝像頭之間需要視頻解碼等連接。具有嵌入式處理功能，光源同步和相機(jī)控制的采集卡將使機(jī)器視覺系統(tǒng)，圖像測速等諸多領(lǐng)域的圖像采集應(yīng)用變得更為便捷。 論文首先對圖像采集卡系統(tǒng)的組成、整體方案和可行性進(jìn)行了論證。然后給出了圖像采集卡的硬件設(shè)計(jì)。在此部分結(jié)合整體設(shè)計(jì)方案，討論芯片的選型問題。根據(jù)所選芯片的本身特點(diǎn)，分模塊地對圖像采集卡的硬件設(shè)計(jì)原理進(jìn)行了詳細(xì)的闡述。接下來是圖像采集卡的軟件設(shè)計(jì)部分。用VHDL和原理圖結(jié)合的方法對FPGA進(jìn)行編程，實(shí)現(xiàn)了圖像采集系統(tǒng)的各個(gè)功能模塊。根據(jù)圖像采集系統(tǒng)的要求用DriverWorks軟件設(shè)計(jì)了圖像采集卡的WDM底層驅(qū)動(dòng)程序和上層應(yīng)用程序。最后是用FPGA實(shí)現(xiàn)了帶修改參數(shù)的硬件嵌入式圖像處理算法——圖像增強(qiáng)。論文中使用QUARTUS軟件嵌入的邏輯分析儀SignalTap對FPGA設(shè)計(jì)的模塊進(jìn)行了硬件調(diào)試，給出了調(diào)試的時(shí)序圖和調(diào)試結(jié)果，經(jīng)測試分析該采集卡滿足“三維粒子圖像測速系統(tǒng)”的要求，達(dá)到了預(yù)期目標(biāo)。
上傳時(shí)間： 2013-04-24
上傳用戶：cazjing
目前，數(shù)字信號處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域，信號處理算法理論己趨于成熟，但其具體硬件實(shí)現(xiàn)方法卻值得探討。FPGA是近年來廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點(diǎn)，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性，在超高速信號處理和實(shí)時(shí)測控方面有非常廣泛的應(yīng)用。本文對FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn)，把FPGA作為整個(gè)數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究內(nèi)容如下： FPGA的單片系統(tǒng)研究。針對數(shù)據(jù)采集與處理，對FPGA進(jìn)行選型，設(shè)計(jì)了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個(gè)控制系統(tǒng)分為三個(gè)部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊。 多通道采樣控制模塊的設(shè)計(jì)。利用4片AD7506和一片AD7862對64路模擬量進(jìn)行周期采樣，分別設(shè)計(jì)了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計(jì)。FFT算法在數(shù)字信號處理中占有重要的地位，因此本文研究了FFT的硬件實(shí)現(xiàn)結(jié)構(gòu)，提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想，給出了總體實(shí)現(xiàn)框圖。分別設(shè)計(jì)了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運(yùn)算單元，存儲器，控制器，并分別進(jìn)行了仿真。重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運(yùn)算速度，降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機(jī)控制器成功地對各個(gè)模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲控制模塊的設(shè)計(jì)。利用閃存芯片K9K1G08UOA對采集處理后的數(shù)據(jù)進(jìn)行存儲，設(shè)計(jì)了FPGA與閃存的硬件連接，設(shè)計(jì)了存儲控制模塊。 本文對FFT算法的硬件實(shí)現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點(diǎn)，把整個(gè)系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊進(jìn)行設(shè)計(jì)和仿真。設(shè)計(jì)采用VHDL編寫程序的源代碼。仿真測試結(jié)果表明，此FPGA單片系統(tǒng)可完成對實(shí)時(shí)信號的高速采集與處理。
標(biāo)簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時(shí)間： 2013-07-06
上傳用戶：eclipse
數(shù)字信號處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。常用的實(shí)現(xiàn)高速數(shù)字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實(shí)現(xiàn)能力強(qiáng)、速度快、設(shè)計(jì)靈活性好等眾多優(yōu)點(diǎn)，尤其在并行信號處理能力方面比DSP更具優(yōu)勢。在信號處理領(lǐng)域，經(jīng)常需要對多路信號進(jìn)行采集和實(shí)時(shí)處理，為解決這一問題，本文設(shè)計(jì)了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。 本文首先介紹數(shù)字信號處理系統(tǒng)的組成和數(shù)字信號處理的優(yōu)點(diǎn)，然后通過FFT算法的比較選擇和硬件實(shí)現(xiàn)方案的比較選擇，進(jìn)行總體方案的設(shè)計(jì)。在硬件方面，特別討論了信號調(diào)理模塊、模數(shù)轉(zhuǎn)換模塊、FPGA芯片配置等功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法。信號處理單元的設(shè)計(jì)以Xilinx ISE為軟件平臺，采用VHDL和IP核的方法，設(shè)計(jì)了時(shí)鐘產(chǎn)生模塊、數(shù)據(jù)滑動(dòng)模塊、FFT運(yùn)算模塊、求模運(yùn)算模塊、信號控制模塊，完成信號處理單元的設(shè)計(jì)，并采用ModelSim仿真工具進(jìn)行相關(guān)的時(shí)序仿真。最后利用MATLAB對設(shè)計(jì)進(jìn)行驗(yàn)證，達(dá)到技術(shù)指標(biāo)要求。
標(biāo)簽： 同步數(shù)據(jù)采集 處理系統(tǒng)
上傳時(shí)間： 2013-07-07
上傳用戶：小火車?yán)怖怖?/p>
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
