音頻管理組件(Audio Management Unit，AMU)是先進(jìn)客艙娛樂與服務(wù)系統(tǒng)(Advanced Cabin Entertainment Service System，ACESS)的組成部分，應(yīng)用于飛機(jī)上音頻資源的管理與控制。飛機(jī)運(yùn)營對(duì)航空機(jī)載電子系統(tǒng)準(zhǔn)確性、復(fù)雜性和安全性的高要求，使得其維修維護(hù)工作極大地依賴于自動(dòng)測(cè)試設(shè)備(Automatic Testing Equipment，ATE)。本課題來源于實(shí)際工程項(xiàng)目， FPGA技術(shù)具備多種優(yōu)點(diǎn)，將其與民航測(cè)試設(shè)備結(jié)合研制一個(gè)用于檢測(cè)AMU故障的自動(dòng)測(cè)試系統(tǒng)，該系統(tǒng)將對(duì)AMU自動(dòng)完成部件維修手冊(cè)(Comvonent Maintenance Manual，CMM)所規(guī)定的全部功能、性能方面的綜合測(cè)試。 本文首先概述音頻管理組件、自動(dòng)測(cè)試系統(tǒng)及其在民航領(lǐng)域的應(yīng)用，并闡述了課題的背景、研究目標(biāo)和相關(guān)技術(shù)要求；文章對(duì)可編程邏輯器件CPLD/FPGA的結(jié)構(gòu)原理、硬件描述語言VHDL的特點(diǎn)以及MAXL+plusⅡ軟件的設(shè)計(jì)流程進(jìn)行了說明，重點(diǎn)闡述了基于FPGA的DDS信號(hào)發(fā)生器以及數(shù)據(jù)采集卡的設(shè)計(jì)實(shí)現(xiàn)、并著重闡述了ARINC429總線的傳輸規(guī)范，和基于FPGA的ARINC429總線接口的設(shè)計(jì)與實(shí)現(xiàn)。在ARINC429接口設(shè)計(jì)中采用自頂向下，多層次系統(tǒng)設(shè)計(jì)的方法，用VHDL語言進(jìn)行描述。在發(fā)送器中利用了FPGA內(nèi)部的分布式RAM創(chuàng)建異步FIFO，節(jié)約了FPGA的內(nèi)部資源和提高了數(shù)據(jù)傳輸速度；在接收器中采用了提高抗干擾性的優(yōu)化設(shè)計(jì)。測(cè)試結(jié)果表明基于FPGA的設(shè)計(jì)實(shí)現(xiàn)ARINC429總線數(shù)據(jù)通信的要求，使用方便，可靠性好，能夠克服HS-3282芯片中的數(shù)據(jù)格式固定，使用不夠靈活方便，價(jià)格昂貴的缺點(diǎn)。
標(biāo)簽： FPGA 飛機(jī) 音頻 測(cè)試系統(tǒng)
上傳時(shí)間： 2013-08-06
上傳用戶：gzming
隨著計(jì)算機(jī)技術(shù)和網(wǎng)絡(luò)的飛速發(fā)展，流媒體技術(shù)的產(chǎn)生滿足了人們快速獲取多媒體信息的需求。它基于RTP/RTCP協(xié)議，運(yùn)用流式傳輸技術(shù)，可以使人們?cè)谧疃痰臅r(shí)間內(nèi)獲得想要的多媒體資訊。流媒體技術(shù)可廣泛應(yīng)用于視頻播放、視頻會(huì)議、遠(yuǎn)程教育等。嵌入式系統(tǒng)是當(dāng)前研究的另一個(gè)熱點(diǎn)。它具有低功耗、體積小、集成度高和專用性強(qiáng)等特點(diǎn)。嵌入式系統(tǒng)早期主要應(yīng)用于軍事及航空航天領(lǐng)域，隨著工nternet的發(fā)展，新型的嵌入式系統(tǒng)正朝著信息家電IA(InformationAppliance)和3C(Computer、Commtlnication&Consumer)產(chǎn)品方向發(fā)展。 因此，基于嵌入式設(shè)備的流媒體傳輸就是一個(gè)非常有意義的研究方向。本文基于南京某公司的實(shí)際產(chǎn)品項(xiàng)目“電梯多媒體項(xiàng)目”，將流媒體技術(shù)與嵌入式設(shè)備相結(jié)合，應(yīng)用于電梯之中，使多媒體資訊的傳播無處不在。 本文首先研究了流媒體傳輸?shù)南嚓P(guān)技術(shù)。深入研究了用于流媒體傳輸?shù)膶?shí)時(shí)傳輸與控制協(xié)議RTP/RTCP，掌握其結(jié)構(gòu)與規(guī)則；研究了實(shí)時(shí)傳輸QoS控制技術(shù)，分析現(xiàn)有的一些網(wǎng)絡(luò)傳輸控制方法，分析了流媒體與嵌入式系統(tǒng)的特點(diǎn)。 本文然后詳細(xì)分析了基于窗口的擁塞控制方法和基于速率的擁塞控制方法的原理和適用范圍，并改進(jìn)了其中基于發(fā)送端速率控制的擁塞控制方法，設(shè)計(jì)了一種基于接收端緩存和發(fā)送端速率控制相結(jié)合的流媒體傳輸控制方法。通過對(duì)接收端緩存剩余空間臨界點(diǎn)的設(shè)置與監(jiān)控，來輔助調(diào)節(jié)發(fā)送端的數(shù)據(jù)發(fā)送速率。它既可以避免網(wǎng)絡(luò)擁塞，又可以提高流媒體的傳輸質(zhì)量。 本文最后介紹了嵌入式Linux系統(tǒng)的移植，分析了網(wǎng)絡(luò)上開源的RTP/RTCP實(shí)現(xiàn)庫JRTPLIB，并結(jié)合本文實(shí)際需要，對(duì)RTCP中RR分組的結(jié)構(gòu)做了修改，以此為基礎(chǔ)設(shè)計(jì)了一個(gè)系統(tǒng)，實(shí)現(xiàn)本文所改進(jìn)的用于ARM流媒體傳輸控制的方法。
上傳時(shí)間： 2013-07-06
上傳用戶：ryb
激光測(cè)距技術(shù)被廣泛應(yīng)用于現(xiàn)代工業(yè)測(cè)量、航空與大地的測(cè)量、國防及通信等諸多領(lǐng)域。本文從已獲得廣泛應(yīng)用的脈沖激光測(cè)距技術(shù)入手，重點(diǎn)分析了近年提出的自觸發(fā)脈沖激光測(cè)距技術(shù)(STPLR)特別是其中的雙自觸發(fā)脈沖激光測(cè)距技術(shù)(BSTPLR)，通過分析發(fā)現(xiàn)其核心部件之一就是用于測(cè)量激光脈沖飛行時(shí)間(周期)的高精度高速計(jì)數(shù)器，而目前一般的方式是采用昂貴的進(jìn)口高速計(jì)數(shù)器或?qū)Ｓ眉呻娐?ASIC)來完成，這使得激光測(cè)距儀在研發(fā)、系統(tǒng)的改造升級(jí)和自主知識(shí)產(chǎn)權(quán)保護(hù)等諸多方面受到制約，同時(shí)在其整體性能上特別是在集成化、小型化和高可靠性方面帶來阻礙。為此，本文研究了采用現(xiàn)場(chǎng)可編程門陣列(FPGA)來實(shí)現(xiàn)脈沖激光測(cè)距中的高精度高速計(jì)數(shù)及其他相關(guān)功能，基本解決了以上存在的問題。 論文通過對(duì)雙自觸發(fā)脈沖激光測(cè)距的主要技術(shù)要求和技術(shù)指標(biāo)進(jìn)行分析，對(duì)其中的信號(hào)處理單元采用了FPGA+單片機(jī)的設(shè)計(jì)形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測(cè)量模塊，在整個(gè)測(cè)距系統(tǒng)中是信號(hào)處理的核心部件，借助其用戶可編程特性及很高的內(nèi)部時(shí)鐘頻率，設(shè)計(jì)了專用于BSTPLR的高速高精度計(jì)數(shù)芯片，負(fù)責(zé)對(duì)測(cè)距信號(hào)產(chǎn)生電路中的時(shí)刻鑒別電路輸出信號(hào)進(jìn)行計(jì)數(shù)。數(shù)據(jù)處理模塊則主要由單片機(jī)(AT89C51)來實(shí)現(xiàn)。系統(tǒng)可以通過鍵盤預(yù)置門控信號(hào)的寬度以均衡測(cè)量的精度和速度，測(cè)量結(jié)果采用7位LED數(shù)碼管顯示。本設(shè)計(jì)在近距離(大尺寸)范圍內(nèi)實(shí)驗(yàn)測(cè)試時(shí)基本滿足設(shè)計(jì)要求。
標(biāo)簽： FPGA 自觸發(fā)脈沖 激光測(cè)距 關(guān)鍵技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：dapangxie
隨著計(jì)算機(jī)和集成電路技術(shù)的不斷發(fā)展,基于EDA技術(shù)的芯片設(shè)計(jì)正在成為電子系統(tǒng)設(shè)計(jì)的主流.現(xiàn)場(chǎng)可編程門陣列(FPGA)作為一種可編程專用集成電路(ASIC)已經(jīng)廣泛應(yīng)用于計(jì)算機(jī)、通信、航空航天等各個(gè)領(lǐng)域.一般來講,FPGA多用于高速通信和高速信號(hào)處理領(lǐng)域,以發(fā)揮其處理速度快的特點(diǎn),本文將其應(yīng)用于一低速低功耗系統(tǒng)——某水下遠(yuǎn)程遙控接收系統(tǒng),主要用其在頻域來實(shí)現(xiàn)水下遠(yuǎn)程遙控的解碼,取得了令人滿意的效果.該文主要做了以下幾方面的工作.首先,深入研究和分析了在頻域?qū)崿F(xiàn)水下遠(yuǎn)程遙控解碼的原理并進(jìn)行了遙控指令編碼設(shè)計(jì);其次,用ALTERA公司的CYCLONE系列FPGA芯片完成了水下遠(yuǎn)程遙控FPGA解碼芯片的設(shè)計(jì)工作,包括硬件描述語言(VHDL)編碼、電路前后仿真、綜合和布局布線工作,并對(duì)設(shè)計(jì)的FPGA解碼芯片進(jìn)行了初步的功耗估算:最后設(shè)計(jì)制作了一塊FPGA解碼芯片電路驗(yàn)證測(cè)試板,并完成了電路調(diào)試和測(cè)試.實(shí)驗(yàn)測(cè)試結(jié)果表明,用FPGA實(shí)現(xiàn)水下遠(yuǎn)程遙控解碼電路的方案是可行的,可以有效地縮小系統(tǒng)體積、提高系統(tǒng)可靠性,在保證系統(tǒng)性能情況下做到更低的功耗,還可以實(shí)現(xiàn)在系統(tǒng)配置和編程,使得系統(tǒng)的調(diào)試、升級(jí)和維護(hù)更加靈活方便.
標(biāo)簽： FPGA 遠(yuǎn)程遙控 解碼電路
上傳時(shí)間： 2013-06-03
上傳用戶：zoushuiqi
在圖像處理、航空航天、遙感測(cè)量、現(xiàn)代電子測(cè)試等很多領(lǐng)域，要求測(cè)試儀器設(shè)備能及時(shí)保存原始測(cè)試數(shù)據(jù)，用于事后數(shù)據(jù)分析和處理。同時(shí)前端探測(cè)器性能的提高，對(duì)于各種系統(tǒng)存儲(chǔ)容量、體積、造價(jià)、穩(wěn)定性等都提出了更高的要求。因此研制性能可靠、體積小、低成本的數(shù)據(jù)存儲(chǔ)系統(tǒng)是十分必要的。 本文提出基于ARM嵌入式處理器+FPGA結(jié)構(gòu)的高速信號(hào)采集與存儲(chǔ)系統(tǒng)解決方案。進(jìn)行了信號(hào)采集與存儲(chǔ)系統(tǒng)設(shè)計(jì)。其特點(diǎn)是高性能、低成本、體積小。 文中利用了ARM處理器和FPGA可編程邏輯器件的特點(diǎn)，進(jìn)行了基于本方案的硬件設(shè)計(jì)，：FPGA軟件設(shè)計(jì)。敘述了PCB設(shè)計(jì)以及調(diào)試過程中需注意的問題。 系統(tǒng)的硬件設(shè)計(jì)以ARM和FPGA為平臺(tái)，ARM處理器采用了Samsung公司的S3C2410，F(xiàn)PGA采用Altera公司的EP2C8。硬件設(shè)計(jì)圍繞著核心芯片，進(jìn)行了電源設(shè)計(jì)和ARM和FPGA外圍電路設(shè)計(jì)。 ARM處理器實(shí)現(xiàn)了系統(tǒng)的控制；FPGA作為協(xié)處理器實(shí)現(xiàn)了FIFO，一些接口、時(shí)序控制等，協(xié)助ARM采集數(shù)據(jù)。在FPGA中實(shí)現(xiàn)硬件電路簡(jiǎn)化了外圍電路，使得設(shè)計(jì)靈活，開發(fā)調(diào)試方便，也提高了系統(tǒng)的可靠性。 系統(tǒng)軟件操作系統(tǒng)采用的是Linux，基于嵌入式Linux操作系統(tǒng)的特點(diǎn)，分析了系統(tǒng)的實(shí)時(shí)性。接著進(jìn)行了Linux平臺(tái)上基于Qt的用戶界面應(yīng)用程序設(shè)計(jì)。 最后分析了系統(tǒng)測(cè)試結(jié)果，并指出存在的問題和改進(jìn)方法。
標(biāo)簽： ARMFPGA 高速信號(hào) 采集 存儲(chǔ)
上傳時(shí)間： 2013-07-10
上傳用戶：cylnpy
由于全球定位系統(tǒng)在航天、航空、航海、海洋上程、大地測(cè)量、陸地導(dǎo)航以及軍事上的大量運(yùn)用及其廣闊的應(yīng)用前景，使得GPS接收機(jī)系統(tǒng)成為國內(nèi)外相關(guān)領(lǐng)域競(jìng)相研究的對(duì)象。GPS系統(tǒng)的用戶部分主要是各種型號(hào)的GPS接收機(jī)。所以GPS接收機(jī)中的微處理器的運(yùn)算能力和功耗直接影響整機(jī)的性能。 本文所研究的是基于ARM微處理器和μC/OS—Ⅱ的嵌入式系統(tǒng)開發(fā)及其在GPS接收機(jī)中的應(yīng)用。介紹了OPS接收機(jī)設(shè)計(jì)原理，分析了接收機(jī)硬件模塊的組成和功能，設(shè)計(jì)了由FPGA和ARM完成基帶信號(hào)處理及導(dǎo)航解算的接收機(jī)，建立了基于ARM和μC/OS—Ⅱ的GPS接收機(jī)嵌入式硬件開發(fā)平臺(tái)。研究了嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS—Ⅱ，分析了其內(nèi)核的組成結(jié)構(gòu)：與處理器無關(guān)代碼、處理器相關(guān)代碼、與應(yīng)用相關(guān)代碼，并重點(diǎn)分析和配置了其中與處理器相關(guān)和與應(yīng)用相關(guān)的代碼部分，最終將其成功移植到ARM LPC2290微處理器上。建立了基于ARM LPC2290和μC/OS—Ⅱ的嵌入式系統(tǒng)軟件編譯和調(diào)試的交叉環(huán)境，設(shè)計(jì)了運(yùn)行在此環(huán)境下的中斷和多任務(wù)來實(shí)現(xiàn)接收機(jī)信號(hào)處理、導(dǎo)航解算及顯示等功能，最終完成了基于ARM和μC/OS—Ⅱ的GPS接收機(jī)軟應(yīng)用件設(shè)計(jì)。 總之，本文從研究嵌入式系統(tǒng)的軟、硬件設(shè)計(jì)及其應(yīng)用著手，掌握了嵌入式系統(tǒng)開發(fā)的核心技術(shù)，研制了基于ARM嵌入式開發(fā)平臺(tái)的GPS接收機(jī)。
標(biāo)簽： ARM GPS 嵌入式系統(tǒng) 收機(jī)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：buffer
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用的頻率合成技術(shù)有直接式頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號(hào)，也可以通過改變相位字改變信號(hào)的相位，因此也廣泛用于數(shù)字通信領(lǐng)域。 本論文是利用FPGA完成一個(gè)DDS系統(tǒng)。DDS是把一系列數(shù)字量形式的信號(hào)通過D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括：相位累加器，可在時(shí)鐘的控制下完成相位的累加(一般由ROM實(shí)現(xiàn))；DA轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。 本文根據(jù)設(shè)計(jì)指標(biāo)，進(jìn)行了DDS系統(tǒng)分析和設(shè)計(jì)，包括DDS系統(tǒng)框圖的設(shè)計(jì)，相位控制字和頻率控字的設(shè)計(jì)，以及軟件和硬件設(shè)計(jì)，重點(diǎn)在于利用FPGA改進(jìn)設(shè)計(jì)，包括控制系統(tǒng)(頻率控制器和初始相位控制器)，尋址系統(tǒng)(相位累加器和數(shù)據(jù)存儲(chǔ)器)，以及轉(zhuǎn)換系統(tǒng)(D/A轉(zhuǎn)換器和濾波器)的設(shè)計(jì)。介紹了利用現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)實(shí)現(xiàn)數(shù)控振蕩器(DNO，即DDS)的原理、電路結(jié)構(gòu)，重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了采用ALTERA公司的FIEX1OK系列FPGA芯片EPF10K20TC144-4芯片進(jìn)行直接數(shù)字頻率合成的VHDL源程序。
上傳時(shí)間： 2013-04-24
上傳用戶：huangzchytems
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域，目前，常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點(diǎn)而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號(hào)通過D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括以下三個(gè)部分：相位累加器可以時(shí)鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由ROM實(shí)現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來實(shí)現(xiàn)一個(gè)DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實(shí)現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實(shí)現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎(chǔ)知識(shí)如結(jié)構(gòu)特點(diǎn)、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了部分VHDL源程序。采用該方法設(shè)計(jì)的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價(jià)比，電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)；接著對(duì)輸出信號(hào)頻譜進(jìn)行了分析，特別是對(duì)信號(hào)的相位截?cái)嗾`差和幅度量化誤差進(jìn)行了詳細(xì)的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實(shí)物照片和測(cè)試結(jié)果，并對(duì)此作了一定的分析。
上傳時(shí)間： 2013-04-24
上傳用戶：yx007699
伴隨著多媒體顯示和傳輸技術(shù)的發(fā)展,人們獲得了越來越高的視聽享受。從傳統(tǒng)的模擬電視,到標(biāo)清、高清、全高清。與顯示技術(shù)發(fā)展結(jié)伴而行的是顯示接口技術(shù)的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術(shù)上經(jīng)歷了一個(gè)從模擬到數(shù)字,從并行到串行,從低速到高速的發(fā)展過程。 HDMI是最新的高清晰度多媒體接口,它的規(guī)范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護(hù)等功能,符合當(dāng)今技術(shù)的發(fā)展潮流,一經(jīng)推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設(shè)備的標(biāo)準(zhǔn)接口之一,并獲得了越來越廣泛的應(yīng)用。 從上世紀(jì)80年代XILINX發(fā)明第一款FPGA芯片以來,FPGA就以其體系結(jié)構(gòu)和邏輯單元靈活,運(yùn)算速度快,編程方便等優(yōu)點(diǎn)廣泛應(yīng)用與IC設(shè)計(jì)、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個(gè)HDMI的接收顯示平臺(tái)。針對(duì)HDMI帶寬寬,數(shù)據(jù)量大的特點(diǎn),使用了新型的DDR2 SDRAM作為視頻信號(hào)的輸入和輸出緩沖。在硬件板級(jí)設(shè)計(jì)上,針對(duì)HDMI和DDR2的相關(guān)高速電路,采用了一系列的高速電路設(shè)計(jì)方法,有效的避免了信號(hào)的反射,串?dāng)_等不良現(xiàn)象。同時(shí)在對(duì)HDMI規(guī)范和DDR2 SDRAM時(shí)序規(guī)范的深入研究的基礎(chǔ)上,在ALTERA的開發(fā)平臺(tái)QUARTUSII上編寫了系統(tǒng)的頂層模塊和相關(guān)各功能子模塊,并仿真通過。 論文的主要工作和創(chuàng)新點(diǎn)表現(xiàn)在以下幾個(gè)方面： 1、論文研究了最新的HDMI接口規(guī)范和新型存儲(chǔ)器件DDR2的時(shí)序規(guī)范。 2、論文搭建的整個(gè)系統(tǒng)相當(dāng)龐大,涉及到相關(guān)的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費(fèi)了作者大量的時(shí)間和精力。 3、論文首次使用FPGA來處理HDMI信號(hào)且直接驅(qū)動(dòng)顯示器件,區(qū)別于-般的ASIC方案。 4、論文對(duì)高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價(jià)值。
標(biāo)簽： FPGA HDMI 顯示系統(tǒng)
上傳時(shí)間： 2013-06-22
上傳用戶：784533221
在航空航天，遙感測(cè)量，安全防衛(wèi)以及家用影視娛樂等領(lǐng)域，要求能及時(shí)保存高清晰度的視頻信號(hào)供后期分析、處理、研究和欣賞。因此，研究一套處理速度快，性能可靠，使用方便，符合行業(yè)相關(guān)規(guī)范的高清視頻編解碼系統(tǒng)是十分必要的。 本文首先介紹了高清視頻的發(fā)展歷史。并就當(dāng)前相關(guān)領(lǐng)域的發(fā)展闡述了高清視頻編解碼系統(tǒng)的設(shè)計(jì)思路，提出了可行的系統(tǒng)設(shè)計(jì)方案。基于H.264的高清視頻編碼系統(tǒng)對(duì)處理器的要求非常高，一般的DSP和通用處理器難以達(dá)到性能要求。本系統(tǒng)選擇富士通公司最新的專用視頻編解碼芯片MB86H51，實(shí)時(shí)編解碼分辨率達(dá)到1080p的高清視頻。芯片具有壓縮率高，功耗低，體積小等優(yōu)點(diǎn)。系統(tǒng)的控制設(shè)備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負(fù)責(zé)視頻輸入輸出，碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機(jī)交互的控制器，向系統(tǒng)使用者提供操作界面，并與主控FPGA相連。方案實(shí)現(xiàn)了高清視頻的輸入，實(shí)時(shí)編碼和碼流存儲(chǔ)輸出等功能于一體，能夠編碼1080p的高清視頻并存儲(chǔ)在硬盤中。系統(tǒng)開發(fā)的工作難點(diǎn)在于FPGA的程序設(shè)計(jì)與調(diào)試工作。其次，詳細(xì)介紹了FPGA在系統(tǒng)中的功能實(shí)現(xiàn)，使用的方法和程序設(shè)計(jì)。使用VHDL語言編程實(shí)現(xiàn)I2C總線接口和接口控制功能，利用stratix系列FPGA內(nèi)置的M4K快速存儲(chǔ)單元實(shí)現(xiàn)128K的命令存儲(chǔ)ROM，并對(duì)設(shè)計(jì)元件模塊化，方便今后的功能擴(kuò)展。編程實(shí)現(xiàn)了PIO模式的硬盤讀寫和SDRAM接口控制功能，實(shí)現(xiàn)高速的數(shù)據(jù)存儲(chǔ)功能。利用時(shí)序狀態(tài)機(jī)編程實(shí)現(xiàn)主芯片編解碼控制功能，完成編解碼命令的發(fā)送和狀態(tài)讀取，并對(duì)設(shè)計(jì)思路，調(diào)試結(jié)果和FPGA資源使用情況進(jìn)行分析。著重介紹設(shè)計(jì)中用到的最新芯片及其工作方式，分析設(shè)計(jì)過程中使用的最新技術(shù)和方法。有很強(qiáng)的實(shí)用價(jià)值。最后，論文對(duì)系統(tǒng)就不同的使用情況提出了可供改進(jìn)的方案，并對(duì)與高清視頻相關(guān)的關(guān)鍵技術(shù)作了分析和展望。
標(biāo)簽： 高清視頻 編解碼 系統(tǒng)控制 模塊設(shè)計(jì)
上傳時(shí)間： 2013-07-26
上傳用戶：shanml
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
