隨著電力電子技術的迅速發(fā)展，雙向DC/DC變換器的應用日益廣泛。尤其是軟開關技術的出現(xiàn)，使雙向DC/DC變換器不斷朝著高效化、小型化、高頻化和高性能化的方向發(fā)展，軟開關技術的應用可以降低雙向DC/DC變換器的開關損耗，提高變換器的工作效率，為變換器的高頻化提供可能性，從而減小變換器的體積，提高變換器的動態(tài)性能。雙向DC/DC變換器在直流不停電電源系統(tǒng)、航空電源系統(tǒng)、電動汽車等車載電源系統(tǒng)、直流功率放大器以及蓄電池儲能等場合都得到了廣泛的應用。 本論文首先在研究硬開關的缺陷上，提出軟開關技術；然后在研究雙向DC/DC變換器的基本工作原理的基礎上，對雙向DC/DC變換器的應用及軟開關雙向DC/DC變換器的幾種拓撲結構進一步闡述；把軟開關技術和雙向DC/DC變換器技術有機地結合在一起，提出一種新型的雙向DC/DC變換器的拓撲結構。該雙向DC/DC變換器的降壓變換電路采用移相控制ZVSPWMDC/DC變換器；升壓變換電路采用Boost升壓和推挽式升壓兩種變換器相結合的兩級升壓的新型變換器。 在分別對移相控制ZVSPWMDC/DC變換器和Boost推挽式DC/DC變換器的工作原理進行分析研究的基礎上，使用PSpice9.2計算機仿真軟件對變換器的主電路進行仿真和分析，驗證該新型雙向DC/DC變換器的拓撲結構設計的正確性和可行性。
上傳時間： 2013-04-24
上傳用戶：2525775
在實際應用中，對永磁同步電機控制精度的要求越來越高。尤其是在機器人、航空航天、精密電子儀器等對電機性能要求較高的領域，系統(tǒng)的快速性、穩(wěn)定性和魯棒性能好壞成為決定永磁同步電機性能優(yōu)劣的重要指標。傳統(tǒng)電機系統(tǒng)通常采用PID控制，其本質(zhì)上是一種線性控制，若被控對象具有非線性特性或有參變量發(fā)生變化，會使得線性常參數(shù)的PID控制器無法保持設計時的性能指標；在確定PID參數(shù)的過程中，參數(shù)整定值是具有一定局域性的優(yōu)化值，并不是全局最優(yōu)值。實際電機系統(tǒng)具有非線性、參數(shù)時變及建模過程復雜等特點，因此常規(guī)PID控制難以從根本上解決動態(tài)品質(zhì)與穩(wěn)態(tài)精度的矛盾。永磁同步電機是典型的多變量、參數(shù)時變的非線性控制對象。先進控制方法(諸如智能控制、優(yōu)化算法等)研究應用的發(fā)展與深入，為控制復雜的永磁同步電機系統(tǒng)開辟了嶄新的途徑。由于先進控制方法擺脫了對控制對象模型的依賴，能夠在處理不精確性和不確定性問題中有可處理性、魯棒性，因而將其引入永磁同步電機控制已成為一個必然的趨勢。本文根據(jù)系統(tǒng)實現(xiàn)目標的不同，選取相應的先進控制方法，并與PID控制相結合，對永磁同步電機各方面性能進行有針對性的優(yōu)化，最終使其控制精度得到顯著的提高。為達到對永磁同步電機進行性能優(yōu)化的研究目的，文中首先探討了正弦波永磁同步電機和方波永磁同步電機的運行特點及控制機理，通過建立數(shù)學模型，對相應的控制系統(tǒng)進行了整體分析。針對永磁同步電機非線性、強耦合的特點，設計了矢量控制方式下的永磁同步電機閉環(huán)反饋控制系統(tǒng)。結合常規(guī)PID控制，將模糊控制、遺傳算法、神經(jīng)網(wǎng)絡和人工免疫等多種先進控制方法應用于永磁同步電機調(diào)速系統(tǒng)、伺服系統(tǒng)和同步傳動系統(tǒng)的控制器設計中，以滿足不同控制系統(tǒng)對電機動、靜態(tài)性能的要求以及對調(diào)速性能或跟隨性能的側重。實驗結果表明，采用先進控制方法的永磁同步電機具有較好的動態(tài)性能、抗擾動能力以及較強的魯棒性能；與傳統(tǒng)PID控制相比，系統(tǒng)的控制精度得到了明顯提高。研究結果驗證了先進控制方法應用于永磁同步電機性能優(yōu)化的有效性和實用性。
上傳時間： 2013-04-24
上傳用戶：shinesyh
作為一個自然不穩(wěn)定系統(tǒng)，倒立擺一直被用作實時控制系統(tǒng)實驗的控制設備。通過對它的研究不僅可以解決控制中的理論問題，還能將控制理論涉及的三個主要基礎學科：力學、數(shù)學和電學(包含計算機)進行有機的綜合應用。此外，在近代機械控制系統(tǒng)中，如航空航天上直升飛機、火箭發(fā)射、衛(wèi)星發(fā)射及生活中的做體操、花樣滑冰、單輪騎車等等，都存在類似于倒立擺的穩(wěn)定控制問題。因此實現(xiàn)倒立擺系統(tǒng)穩(wěn)定控制的研究對實際工程和現(xiàn)實生活有非常重要的意義。 本論文的主要目標是設計和建造一個基于數(shù)字信號處理器(DSP)的計算機控制系統(tǒng)來控制倒立擺的平衡。論文中用到的控制理論主要是線性控制理論和反饋控制理論。 本文首先對倒立擺的背景和研究現(xiàn)狀作了總體介紹，簡要的闡述了常見的控制算法。隨后詳細介紹了利用牛頓第二定律及相關的動力學原理建立一級和二級倒立擺的數(shù)學模型，并用MAILAB對倒立擺的運動特性進行了仿真。然后研究倒立擺系統(tǒng)的各種控制策略，比較了各種控制方法的效果。 本論文還設計了基于DSP的計算機控制系統(tǒng)。詳細介紹了DSP硬件電路設計和外圍電路設計，用C和匯編語言編寫了系統(tǒng)的控制程序。 最后，對本論文進行了總結，對下一步要進行的工作提出了自己的設想。 整個論文的完成以一定的理論為基礎，既有數(shù)學模型的分析與推導，方法理論的探討，又有實際控制系統(tǒng)設計過程，而且研究對象相當?shù)湫汀１疚乃瓿傻墓ぷ鳎瓤梢宰鳛楝F(xiàn)代控制理論的教學實驗，對于具有類似模型的其他裝置如兩足機器人的研究也有一定的借鑒作用。
標簽： DSP 倒立擺 控制系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：huyanju
隨著電子工業(yè)應用領域需求的增長，要實現(xiàn)復雜程度較高的數(shù)字電子系統(tǒng)，對數(shù)據(jù)處理能力提出越來越高的要求。定點運算已經(jīng)很難滿足高性能數(shù)字系統(tǒng)的需要，而浮點數(shù)相對于定點數(shù)，具有表述范圍寬，有效精度高等優(yōu)點，在航空航天、遙感、機器人技術以及涉及指數(shù)運算和信號處理等領域有著廣泛的應用。對浮點運算的要求主要體現(xiàn)在兩個方面：一是速度，即如何快速有效的完成浮點運算；二是精度，即浮點運算能夠提供多少位的有效數(shù)字。 計算機性價比的提高以及可編程邏輯器件的出現(xiàn)，對傳統(tǒng)的數(shù)字電子系統(tǒng)設計方法進行了變革。FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)讓設計師通過設計芯片來實現(xiàn)電子系統(tǒng)的功能，將傳統(tǒng)的固件選用及電路板設計工作放在芯片設計中進行。FPGA可以完成極其復雜的時序與組合邏輯電路功能，適用于高速、高密度，如運算器、數(shù)字濾波器、二維卷積器等具有復雜算法的邏輯單元和信號處理單元的邏輯設計領域。 鑒于FPGA技術的特點和浮點運算的廣泛應用，本文基于FPGA將浮點運算結合實際應用設計一個觸摸式浮點計算器，主要目的是通過VHDL語言編程來實現(xiàn)浮點數(shù)的加減、乘除和開方等基本運算功能。 (1)給出系統(tǒng)的整體框架設計和各模塊的實現(xiàn)，包括芯片的選擇、各模塊之間的時序以及控制、每個運算模塊詳細的工作原理和算法設計流程； (2)通過VHDL語言編程來實現(xiàn)浮點數(shù)的加減、乘除和開方等基本運算功能； (3)在Xilinx ISE環(huán)境下，對系統(tǒng)的主要模塊進行開發(fā)設計及功能仿真，驗證了基于FPGA的浮點運算。
上傳時間： 2013-04-24
上傳用戶：咔樂塢
數(shù)字圖像處理技術是信息科學中近幾十年來發(fā)展最為迅速的學科之一。目前，數(shù)字圖像處理技術被廣泛應用于航空航天、通信、醫(yī)學及工業(yè)生產(chǎn)等領域中。數(shù)字圖像處理的特點是處理的數(shù)據(jù)量大，處理非常耗時，本文研究了在FPGA上用硬件描述語言實現(xiàn)圖像處理算法，通過功能模塊的硬件化，解決了視頻圖像處理的速度問題。隨著微電子技術的高速發(fā)展，F(xiàn)PGA為數(shù)字圖像信號處理在算法、系統(tǒng)結構上帶來了新的方法和思路。 本文設計的基于FPGA的圖像處理系統(tǒng)，是一個具有視頻圖像采集、圖像處理、圖像顯示功能的圖像處理系統(tǒng)。該系統(tǒng)采用Altera公司FPGA芯片作為中央處理器，由視頻解碼模塊、圖像處理模塊、視頻編碼模塊組成。模擬視頻信號由CCD傳感器送入，經(jīng)視頻解碼芯片SAA7113轉換成數(shù)字視頻信號后，圖像處理模塊完成中值濾波和邊緣檢測這兩種圖像處理算法，視頻編碼芯片SAA7121將數(shù)字視頻信號轉換成模擬視頻信號輸出。 整個設計及各個模塊都在Altera公司的開發(fā)環(huán)境QuartusⅡ以及第三方仿真軟件Modelsim上進行了仿真及邏輯綜合。仿真結果表明，使用FPGA硬件處理圖像數(shù)據(jù)不僅能夠獲得良好的處理效果，處理速度也遠遠高于軟件法處理的方法。
標簽： FPGA 數(shù)字圖像處理
上傳時間： 2013-04-24
上傳用戶：han_zh
隨著我國國防現(xiàn)代化建設進程的不斷深化，MIL-STD-1553B標準總線已經(jīng)廣泛應用于各種軍事應用領域。MIL-STD-1553B標準總線是我國上世紀八十年代引進的一種現(xiàn)代化通訊總線，國內(nèi)稱為GJB289A-97。該總線技術以其高穩(wěn)定性和使用靈活等特點成為現(xiàn)代航空電子綜合系統(tǒng)所廣泛采用的通訊總線技術。 1553B總線接口模塊作為總線通訊的基本單元，其性能成為影響航電綜合系統(tǒng)整體性能的一個關鍵因素。目前國內(nèi)關于1553B總線通訊模塊的對外接口類型較多，而基于嵌入式處理芯片的接口設計并不多見。嵌入式設備具有體積小、重量輕、實時性強、功耗小、穩(wěn)定性好以及接口方便等優(yōu)點。 基于以上考慮，論文中提出了以DSP+FPGA為平臺實現(xiàn)MIL-STD-1553B總線的收發(fā)控制，通過收發(fā)控制器和變壓器實現(xiàn)MIL-STD-1553B總線的電氣連接。根據(jù)項目需求，設計分為硬件和軟件兩部分完成。在對MIL-STD-1553B總線協(xié)議進行詳細研究后提出了總體設計方案原理圖。再根據(jù)方案需求設計各功能模塊。使用硬件描述語言VHDL對各功能模塊進行邏輯和行為描述，最終實現(xiàn)在FPGA中，使其能夠完成1553B數(shù)據(jù)碼的接受、發(fā)送、轉換和與處理器的信息交換等功能。DSP部分采用的是TI公司的TMS320F2812，使用C語言進行軟件的編譯，使其實現(xiàn)總體控制和通訊的調(diào)度等功能。 該方案經(jīng)過實際參與1553B總線通訊系統(tǒng)驗證實驗，證明各項技術指標均達到預定的目標，可以投入實際應用。
上傳時間： 2013-04-24
上傳用戶：671145514
伴隨著多媒體顯示和傳輸技術的發(fā)展,人們獲得了越來越高的視聽享受。從傳統(tǒng)的模擬電視,到標清、高清、全高清。與顯示技術發(fā)展結伴而行的是顯示接口技術的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術上經(jīng)歷了一個從模擬到數(shù)字,從并行到串行,從低速到高速的發(fā)展過程。 HDMI是最新的高清晰度多媒體接口,它的規(guī)范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護等功能,符合當今技術的發(fā)展潮流,一經(jīng)推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設備的標準接口之一,并獲得了越來越廣泛的應用。 從上世紀80年代XILINX發(fā)明第一款FPGA芯片以來,FPGA就以其體系結構和邏輯單元靈活,運算速度快,編程方便等優(yōu)點廣泛應用與IC設計、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個HDMI的接收顯示平臺。針對HDMI帶寬寬,數(shù)據(jù)量大的特點,使用了新型的DDR2 SDRAM作為視頻信號的輸入和輸出緩沖。在硬件板級設計上,針對HDMI和DDR2的相關高速電路,采用了一系列的高速電路設計方法,有效的避免了信號的反射,串擾等不良現(xiàn)象。同時在對HDMI規(guī)范和DDR2 SDRAM時序規(guī)范的深入研究的基礎上,在ALTERA的開發(fā)平臺QUARTUSII上編寫了系統(tǒng)的頂層模塊和相關各功能子模塊,并仿真通過。 論文的主要工作和創(chuàng)新點表現(xiàn)在以下幾個方面： 1、論文研究了最新的HDMI接口規(guī)范和新型存儲器件DDR2的時序規(guī)范。 2、論文搭建的整個系統(tǒng)相當龐大,涉及到相關的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費了作者大量的時間和精力。 3、論文首次使用FPGA來處理HDMI信號且直接驅動顯示器件,區(qū)別于-般的ASIC方案。 4、論文對高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價值。
標簽： FPGA HDMI 顯示系統(tǒng)
上傳時間： 2013-07-28
上傳用戶：xiaoxiang
隨著信息技術的發(fā)展，數(shù)字信號的采集與處理在科學研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應用，這些應用中對數(shù)字信號的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號傳輸效率低，嚴重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點成為當今最流行的計算機局部總線。但是，由于PCI總線硬件接口復雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設計方案和硬件電路實現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設計了內(nèi)部控制邏輯，并進行了相關的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現(xiàn)其功能，因此設備驅動程序的設計是一個重要部分，論文研究了Windows XP體系結構下的WDM驅動模式的組成、開發(fā)設備驅動程序的工具以及開發(fā)系統(tǒng)實際硬件的設備驅動程序時的一些關鍵技術。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關鍵技術，對PCI數(shù)據(jù)采集卡進行了整體方案的設計。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實現(xiàn)。
上傳時間： 2013-07-24
上傳用戶：ca05991270
頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域，目前，常用的頻率合成技術有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點而成為現(xiàn)代頻率合成技術中的佼佼者。隨著數(shù)字集成電路、微電子技術和EDA技術的深入研究，DDS技術得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個典型的DDS系統(tǒng)應包括以下三個部分：相位累加器可以時鐘的控制下完成相位的累加；相位一幅度碼轉換電路一般由ROM實現(xiàn)；D/A轉換電路，將數(shù)字形式的幅度碼轉換成模擬信號。 現(xiàn)場可編程門陣列(FPGA)設計靈活、速度快，在數(shù)字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用FPGA來實現(xiàn)一個DDS系統(tǒng)，該DDS系統(tǒng)的硬件結構是以FPGA為核心實現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實現(xiàn)DDS技術的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎知識如結構特點、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結構、優(yōu)化方法等。重點介紹DDS技術在FPGA中的實現(xiàn)方法，給出了部分VHDL源程序。采用該方法設計的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價比，電路結構簡單等特點；接著對輸出信號頻譜進行了分析，特別是對信號的相位截斷誤差和幅度量化誤差進行了詳細的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實物照片和測試結果，并對此作了一定的分析。
上傳時間： 2013-07-05
上傳用戶：suxuan110425
隨著信息技術和計算機技術的飛速發(fā)展，數(shù)字信號處理已經(jīng)逐漸發(fā)展成一門關鍵的技術科學。圖像處理作為一種重要的現(xiàn)代技術，己經(jīng)在通信、航空航天、遙感遙測、生物醫(yī)學、軍事、信息安全等領域得到廣泛的應用。圖像處理特別是高分辨率圖像實時處理的實現(xiàn)技術對相關領域的發(fā)展具有深遠意義。另外，現(xiàn)場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結合，大大變革了電子系統(tǒng)的設計方法，加速了系統(tǒng)的設計進程，為圖像壓縮系統(tǒng)的實現(xiàn)提供了硬件支持和軟件保障。 本文主要包括以下幾個方面的內(nèi)容： (1)結合某工程的具體需求，設計了一種基于FPGA的圖像壓縮系統(tǒng)，核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存儲器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實現(xiàn)了JPEG-LS標準中的基本算法，為課題組成員進行算法改進提供了有力支持。 (3)用Verilog硬件描述語言設計并實現(xiàn)了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問片外存儲器。 (4)構建了圖像壓縮系統(tǒng)的測試平臺，對實現(xiàn)的SDRAM控制器模塊和JPEG-LS基本算法模塊進行了軟件仿真測試和硬件測試，驗證了其功能的正確性。
標簽： FPGA 圖像壓縮系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：a3318966
