精品国产3级a,免费一区二区视频,成人综合一区

芯片功能

單片外部存儲芯片AT45041B操作源程序

單片外部存儲芯片AT45041B操作源程序，包括存儲芯片功能注釋

標(biāo)簽： 45041B 45041 AT 存儲芯片

上傳時間： 2014-11-04

上傳用戶：三人用菜
美國Silab公司的CP2200網(wǎng)絡(luò)芯片的編程范例

美國Silab公司的CP2200網(wǎng)絡(luò)芯片的編程范例，對需了解該網(wǎng)絡(luò)芯片功能的人員有幫助。

標(biāo)簽： Silab 2200 CP 美國

上傳時間： 2017-03-06

上傳用戶：qiaoyue
一款杰理的藍(lán)牙音頻芯片 AC6901A藍(lán)牙方案標(biāo)準(zhǔn)原理圖

杰理的藍(lán)牙音頻芯片功能好不錯，適合小強(qiáng)度的藍(lán)牙音箱的開發(fā)

標(biāo)簽： 藍(lán)牙音頻

上傳時間： 2022-05-23

上傳用戶：
基于DSP的三相電流型PWM整流器的應(yīng)用研究.rar

隨著對電能質(zhì)量要求的提高和數(shù)字化控制技術(shù)的發(fā)展，PWM整流器已受到國內(nèi)外的普遍重視。DSP芯片功能強(qiáng)大、執(zhí)行速度快、性能穩(wěn)定可靠，在數(shù)字控制領(lǐng)域有著廣泛的應(yīng)用前景。文章首先在分析電流型PWM整流器的基本原理、數(shù)學(xué)模型和控制方法的基礎(chǔ)上搭建了系統(tǒng)的PSIM仿真模型，繼而設(shè)計(jì)了以TMS320LF2407A為控制核心的三相電流型PWM整流器控制系統(tǒng)，同時對實(shí)驗(yàn)過程中的軟硬件進(jìn)行了詳細(xì)的介紹。最后給出實(shí)驗(yàn)波形，并進(jìn)行了分析。論文工作為電流型PWM整流器在工業(yè)中的應(yīng)用提供了參考。

標(biāo)簽： DSP PWM 三相

上傳時間： 2013-08-05

上傳用戶：牧羊人8920
基于JTAG和FPGA的嵌入式SOC驗(yàn)證系統(tǒng)研究與設(shè)計(jì).rar

隨著半導(dǎo)體制造技術(shù)不斷的進(jìn)步，SOC(System On a Chip)是未來IC產(chǎn)業(yè)技術(shù)研究關(guān)注的重點(diǎn)。由于SOC設(shè)計(jì)的日趨復(fù)雜化，芯片的面積增大，芯片功能復(fù)雜程度增大，其設(shè)計(jì)驗(yàn)證工作也愈加繁瑣。復(fù)雜ASIC設(shè)計(jì)功能驗(yàn)證已經(jīng)成為整個設(shè)計(jì)中最大的瓶頸。使用FPGA系統(tǒng)對ASIC設(shè)計(jì)進(jìn)行功能驗(yàn)證，就是利用FPGA器件實(shí)現(xiàn)用戶待驗(yàn)證的IC設(shè)計(jì)。利用測試向量或通過真實(shí)目標(biāo)系統(tǒng)產(chǎn)生激勵，驗(yàn)證和測試芯片的邏輯功能。通過使用FPGA系統(tǒng)，可在ASIC設(shè)計(jì)的早期，驗(yàn)證芯片設(shè)計(jì)功能，支持硬件、軟件及整個系統(tǒng)的并行開發(fā)，并能檢查硬件和軟件兼容性，同時還可在目標(biāo)系統(tǒng)中同時測試系統(tǒng)中運(yùn)行的實(shí)際軟件。FPGA仿真的突出優(yōu)點(diǎn)是速度快，能夠?qū)崟r仿真用戶設(shè)計(jì)所需的對各種輸入激勵。由于一些SOC驗(yàn)證需要處理大量實(shí)時數(shù)據(jù)，而FPGA作為硬件系統(tǒng)，突出優(yōu)點(diǎn)是速度快，實(shí)時性好。可以將SOC軟件調(diào)試系統(tǒng)的開發(fā)和ASIC的開發(fā)同時進(jìn)行。此設(shè)計(jì)以ALTERA公司的FPGA為主體來構(gòu)建驗(yàn)證系統(tǒng)硬件平臺，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構(gòu)建與PC的調(diào)試驗(yàn)證數(shù)據(jù)鏈路，并采用定制的JTAG邏輯產(chǎn)生測試向量，通過JTAG控制SOC目標(biāo)系統(tǒng)，達(dá)到對SOC內(nèi)部和其他IP(IntellectualProperty)的在線測試與驗(yàn)證。同時，該驗(yàn)證平臺還可以支持SOC目標(biāo)系統(tǒng)后續(xù)軟件的開發(fā)和調(diào)試。本文介紹了芯片驗(yàn)證系統(tǒng)，包括系統(tǒng)的性能、組成、功能以及系統(tǒng)的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗(yàn)證系統(tǒng)的硬件平臺，提出了驗(yàn)證系統(tǒng)的總體設(shè)計(jì)方案，重點(diǎn)對驗(yàn)證系統(tǒng)的數(shù)據(jù)鏈路的實(shí)現(xiàn)進(jìn)行了闡述；詳細(xì)研究了嵌入式軟核處理器NIOS II系統(tǒng)，并將定制的JTAG邏輯與處理器NIOS II相結(jié)合，構(gòu)建出調(diào)試與驗(yàn)證數(shù)據(jù)鏈路；根據(jù)芯片驗(yàn)證的要求，設(shè)計(jì)出軟核處理器NIOS II系統(tǒng)與PC建立數(shù)據(jù)鏈路的軟件系統(tǒng)，并完成芯片在線測試與驗(yàn)證。本課題的整體任務(wù)主要是利用FPGA和定制的JTAG掃描鏈技術(shù)，完成對國產(chǎn)某型DSP芯片的驗(yàn)證與測試，研究如何構(gòu)建一種通用的SOC芯片驗(yàn)證平臺，解決SOC驗(yàn)證系統(tǒng)的可重用性和驗(yàn)證數(shù)據(jù)發(fā)送、傳輸、采集的實(shí)時性、準(zhǔn)確性、可測性問題。本文在SOC驗(yàn)證系統(tǒng)在芯片驗(yàn)證與測試應(yīng)用研究領(lǐng)域，有較高的理論和實(shí)踐研究價值。

標(biāo)簽： JTAG FPGA SOC

上傳時間： 2013-05-25

上傳用戶：ccsp11
JTAG邊界掃描在FPGA中的應(yīng)用及電路設(shè)計(jì)

邊界掃描技術(shù)是一種應(yīng)用于數(shù)字集成電路器件的標(biāo)準(zhǔn)化可測試性設(shè)計(jì)方法，它提供了對電路板上元件的功能、互連及相互間影響進(jìn)行測試的一種新方案，極大地方便了系統(tǒng)電路的測試。本文基于IEEE 1149.1標(biāo)準(zhǔn)剖析了JTAG邊界掃描測試的精髓，分析了其組成，功能與時序控制等關(guān)鍵技術(shù)。應(yīng)用在FPGA芯片中的邊界掃描電路側(cè)重于電路板級測試，兼顧芯片功能測試，同時提供JTAG下載方式。針對在FPGA芯片中的應(yīng)用特點(diǎn)，設(shè)計(jì)了一種邊界掃描電路，應(yīng)用于自行設(shè)計(jì)的FPGA結(jié)構(gòu)之中。除了基本的測試功能外，加入了對FPGA芯片進(jìn)行配置、回讀以及用戶自定義測試等功能。通過仿真驗(yàn)證，所設(shè)計(jì)的邊界掃描電路可實(shí)現(xiàn)FPGA芯片的測試、配置和回讀等功能，并符合IEEE 11491.1邊界掃描標(biāo)準(zhǔn)的規(guī)定，達(dá)到設(shè)計(jì)要求。

標(biāo)簽： JTAG FPGA 邊界掃描中的應(yīng)用

上傳時間： 2013-04-24

上傳用戶：372825274
SSD1963資料

1963芯片功能說明，里面有詳細(xì)的指令說明和時序圖。希望能幫到大家

標(biāo)簽： 1963 SSD

上傳時間： 2013-04-24

上傳用戶：ecooo
C51單片機(jī)并行口擴(kuò)展設(shè)計(jì)及應(yīng)用

C51單片機(jī)是我們生活中最常用的系列,MCS-51系列單片機(jī)有4個并行口(P0,P1,P2,P3口),但對一個稍微復(fù)雜的應(yīng)用系統(tǒng)來說,真正可供用戶使用的并行口,只有P1口可用,況且常常因擴(kuò)展I2C和SPI的器件需占用某些P1口,迫使用戶不得不擴(kuò)展并行口以滿足實(shí)際的需要。習(xí)慣上,常用的并行口接口芯片有8255、8155,這兩種芯片功能比較齊全,可以使用在相對比較復(fù)雜的系統(tǒng)中,但如是對一般的系統(tǒng)而言,這些功能往往閑置不用。那么就可以選用一些本來閑置不用的口線作為選通信號來進(jìn)行并行口的擴(kuò)展,這樣就能充分利用單片機(jī)有限的I/O資源,在本設(shè)計(jì)中是將P1口擴(kuò)展成一個或幾個8位并行口,在每一個八位口上接入8個發(fā)光二極管做為輸出,二極管是做開關(guān)量來使用的,在這里設(shè)計(jì)了跑馬燈和流水燈程序,做到對開關(guān)量的開斷控制;配合開關(guān)量的控制筆者設(shè)計(jì)了一個共陽LED數(shù)碼管,用來顯示當(dāng)前發(fā)光二極管發(fā)亮的序號,做到更加直觀的雙重控制效果,然后再將P0口通過D/A轉(zhuǎn)換器和一放大器輸出一個模擬信號,其結(jié)果可以通過示波器看出。這樣整個系統(tǒng)即有了數(shù)字信號輸出和模擬信號輸出,也有數(shù)碼管顯示功能,實(shí)用性能大提高了。2、基于89C51的系統(tǒng)硬件設(shè)計(jì)2.1 并行口的擴(kuò)展的電路設(shè)計(jì) 眾所周知,C51系列的單片機(jī)都有四個I/O口(P0、P1、P2、P3),那么AT89C51也不例外,但我們通常僅僅使用P1口作為并行口,而令其余口(P2、P3)處于閑置狀態(tài),所以這次設(shè)計(jì),我們就是使用閑置不用的P3口做為選能信號線來將P1口進(jìn)行并行口擴(kuò)展。 (1) 種方式的并行口擴(kuò)展優(yōu)點(diǎn) 連線簡單; 不占用存儲器空間; (2) 編程也方便靈活。但也有很大的缺點(diǎn) 并行口擴(kuò)展能力有限,(如使用74LS573(74LS373)且不進(jìn)行驅(qū)動處理,則最多可擴(kuò)展4個同樣類型的并行輸出端口,當(dāng)然還需要與之對應(yīng)的四個選通信號。) 如擴(kuò)展較多,選通信號占用并行口位數(shù)太多,例如欲擴(kuò)展8個并行輸出端口,則需要8個選能信號,此時,僅選能信號就占用了一個8位并行口,這對在I/O端口線有限的單片機(jī)系統(tǒng)中,如此浪費(fèi)資源的現(xiàn)象是不能容忍的。在本次的設(shè)計(jì)中,采用芯片74HC573(帶三態(tài)輸出的八進(jìn)制透明D型鎖存器)對P1口進(jìn)行了一個8位并行口的擴(kuò)展,選通信號選用P3口的P3.3引腳。原理圖如圖1所示:

標(biāo)簽： C51 單片機(jī) 并行口擴(kuò)展設(shè)計(jì)

上傳時間： 2013-11-18

上傳用戶：dbs012280
NuMicro+NUC100_120+Technical+Reference+Manual+SC+V2.01技術(shù)手冊

nuc120系列的MCU，是MO核的32位的數(shù)據(jù)手冊，芯片功能多樣，比STM32的功能強(qiáng)

標(biāo)簽： Technical Reference NuMicro Manual

上傳時間： 2013-11-13

上傳用戶：kxw404582151
這是一個關(guān)于ARM7加密的程序以及說明

這是一個關(guān)于ARM7加密的程序以及說明，加密后，JTAG調(diào)試接口無效，ISP只能讀ID以及擦除芯片功能

標(biāo)簽： ARM7 加密程序

上傳時間： 2014-11-14

上傳用戶：372825274