亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

芯片集成

  • 常用芯片資料.rar

    各種芯片資料,可以幫助大家在運用芯片時進行了解

    標簽: 芯片資料

    上傳時間: 2013-07-03

    上傳用戶:xuanchangri

  • 基于FPGA的PCIE1接口設計與實現.rar

    隨著現代計算機技術、微電子技術的進一步結合和發展,可編程邏輯技術已成為當前電子設計領域中最具活力和發展前途的技術。通過采用FPGA/EDA技術,對通信卡的PCI接口、E1接口、外部邏輯電路進行集成,并利用目前通用計算機強大的數字信息處理能力,可大大簡化CTI硬件的設計,降低制造成本,提高系統可靠性。 據此,本論文提出了基于FPGA/EDA技術的PCI-E1接口設計方法,文中對PCI總線接口、E1接口及兩接口的互連等相關技術進行了深入分析,對各功能模塊和系統進行了VHDL建模與仿真。 同時,論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺的設計原理和基于DriverWorks的WDM驅動程序的設計方法。 本論文涉及的軟件、硬件系統已經開發、調試完成。測試結果表明:1、論文所研究的PCI接口(主/從設備)在進行配置讀/寫、I/O讀寫、存儲器讀寫及總線的猝發數據傳送等操作中,各項性能符合PCI2.3規范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式:在成幀模式下,信息的有效傳送速率為31×64Kbit/s;在不成幀的模式下,信息的有效傳送速率為2.048Mbit/s。E1輸出口各項參數符合CCITT相關規范要求。 3、論文所研究的PCI-E1接口在與現網設備、模塊的對接測試中,性能穩定。基于本論文的產品已經正式發布。國內部分廠家已對該產品進行了多方面的綜合測試,并計劃將其應用到實際的生產和研究中。 本論文對于CTI硬件的設計是一項嘗試和革新。測試和應用證明該方法行之有效,符合設計目標,具有較廣闊的應用前景。

    標簽: PCIE1 FPGA 接口設計

    上傳時間: 2013-06-02

    上傳用戶:wpwpwlxwlx

  • C2000DSP實驗指導.rar

    電氣與自動化工程學院為本科生和研究生開設了DSP原理及應用課程、DSP技術及其應用綜合實驗。根據我們學院所設置專業的特點,選擇TI公司C2000系列DSP芯片作為主要學習內容,該課程的實踐性很強,即實驗是該課程的主要內容。我們針對TI公司C2000系列DSP芯片的工作原理、體系結構、指令系統和應用開發了一套實驗平臺――TMS320LF2407A實驗箱,該實驗箱內容豐富,易于擴展,可以做綜合性的提高實驗。為了方便實驗教學,我們編寫了實驗箱的實驗指導書。 該實驗指導書共分為五章。第一章是概述,簡單介紹TMS320LF2407A芯片的特點,DSP應用軟件的開發流程和如何編寫源程序和cmd文件。第二章介紹DSP的集成開發環境-CCS,即介紹CCS的安裝、配置和使用。第三章介紹DSP的并口仿真器。第四章介紹我們開發的實驗平臺――TMS320LF2407A實驗箱。第五章介紹在TMS320LF2407A的實驗箱平臺上進行的20個實驗。 在電氣與自動化工程學院DSP實驗室的建設中,得到了美國TI公司大學計劃的捐贈;得到合肥工業大學實驗裝置改造與研制基金和本科評建實驗室建設項目的資助;學院領導給予了很大的重視和支持,院實驗中心的老師們也做了大量的工作。在此一并表示感謝。 該實驗指導書是第3版。第1版是李巧利、吳婷和徐科軍針對TMS320LF2407A EVM板編寫的,由徐科軍審閱。在實驗中,張瀚、陳智淵、余向陽、周楊、梅楠楠和曾憲俊等提出了修訂意見。第2版是在第1版的基礎上,針對張瀚和陳智淵研制的實驗箱(由合肥工業大學實驗基金資助),由陳智淵和張瀚編寫,由徐科軍審閱。第3版是在第2版的基礎上,針對陳智淵、張瀚和周楊研制的實驗箱(由合肥工業大學本科評建項目資助),由陳智淵完成初稿,由黃云志、張瀚、周楊和曾憲俊修訂,由徐科軍審閱。在實驗指導書的編寫過程中,參考了一些公司的資料和專家的書籍。由于編者水平有限,書中肯定存在不妥之處,敬請批評指正。

    標簽: C2000 2000 DSP

    上傳時間: 2013-06-26

    上傳用戶:gut1234567

  • DSP2812芯片管腳中文說明.rar

    中文 DSP2812芯片 管腳 中文 說明

    標簽: 2812 DSP 芯片

    上傳時間: 2013-06-25

    上傳用戶:lepoke

  • 基于DSP與FPGA的兩相混合式步進電機細分驅動的實現.rar

    在步進電機驅動方式中,效果最好的是細分驅動,當今高端的步進電機驅動器基本都采用這種技術。步進電機的細分驅動技術是一門綜合了數字化技術、集成控制技術和計算機技術的新技術,被廣泛應用于工業、科研、通訊、天文等領域。 本文設計了一種基于DSP以及FPGA的兩相混合式步進電機SPWM(正弦脈寬調制)波細分驅動系統。在DSP系統中采用TMS320I.F2407A微控制器作為核心控制器件,用軟件產生SPWM波;在FPGA系統中采用FPGA芯片,通過VerilogHDL語言,實現了SPWM波;在功率驅動級電路上采用雙極性H橋的驅動方式。最終實現了對兩相混合式步進電機SPWM波細分驅動,大大提高了步進電機的運轉性能。 本文介紹了兩相混合式步進電機的工作原理、控制原理以及細分驅動的基本原理。通過對恒轉矩細分驅動的分析,提出了兩相混合式步進電機SPWM波細分驅動的方案,并給出了SPWM波產生的數學模型。最后,對步進電機的SPWM波細分驅動系統進行了實驗測量,給出了實驗結果。 實驗的結果表明,設計的基于DSP與FPGA的SPWM波細分驅動系統可以很好地克服電機低頻振蕩的問題,提高電機在中、低速運行的性能。電機的掃描范圍與理論值基本接近;微步距在誤差允許的范圍內也基本可以滿足要求。

    標簽: FPGA DSP 步進電機

    上傳時間: 2013-04-24

    上傳用戶:WANGLIANPO

  • 采用FPGA的步進電機控制系統研究.rar

    論文以反應式步進電機為研究對象,應用了先進的FPGA/CPLD技術,設計了一種全數字的步進電機控制系統,通過了仿真、綜合和下載的各個程序測試環節,并在實驗中得到了良好的應用。 本論文分析了反應式步進電機工作原理以及其具體的控制過程,然后闡述了FPGA的設計原理以及所涉及到的相關芯片,接著對所要應用的硬件語言VerilogHDL方面的知識進行了簡要地介紹,這些為論文的具體設計部分提供了理論基礎。 本系統針對需要實現對步進電機的調速,設計出了一種符合要求的連續可調的脈沖信號發生器,整個脈沖信號發生器有兩個大的模塊組成,最后用一個頂層的模塊將二者連接起來,并且每個子模塊以及頂層的模塊都通過了仿真測試。系統采用了模塊化的設計思路,為系統的設計和維護提供了方便,同時也提高了系統性能的可擴展性。系統采用一種軟件硬化的設計思路,應用了VerilogHDL硬件語言,該語言較容易理解。軟件也是采用了目前應用比較廣泛的幾種。在最后的實物實驗中也取得了良好的效果,從而證明了設計的正確性。論文針對VerilogHDL硬件語言的應用技巧以及實際編寫程序中經常遇到的問題都做了詳細的解釋,并提出了幾個解決問題的方法;對于如何合理的選擇芯片,文章也做了仔細說明。 FPGA+VerilogHDL+EDA工具構成的數字系統現場集成技術,是本系統設計的核心部分,該門技術具有操作靈活、利用廣泛以及價廉等特點。該門技術具有旺盛的生命力和廣闊的前景,必然推動著整個集成電路產業系統集成的進一步發展。整個系統設計采用了全數字化的控制方案,使系統更加緊湊、更加合理以及經濟節約。由于系統的全數字化,使得整個系統運行變得十分可靠,調試也極為方便。作為一種先進技術的應用,論文在很多方面做了新的嘗試。

    標簽: FPGA 步進電機控制 系統研究

    上傳時間: 2013-05-20

    上傳用戶:zoushuiqi

  • 基于FPGA的磁盤陣列控制器的硬件設計與實現.rar

    隨著存儲技術的迅速發展,存儲業務需求的不斷增長,獨立的磁盤冗余陣列可利用多個磁盤并行存取提高存儲系統的性能。磁盤陣列技術采用硬件和軟件兩種方式實現,軟件RAID(Redundant Array of Independent Disks)主要利用操作系統提供的軟件實現磁盤冗余陣列功能,對系統資源利用率高,節省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中,系統資源占用率低,可移植性好。 分析了軟件RAID的性能瓶頸,使用硬件直接完成部分計算提高軟件RAID性能。針對RAID5采用FPGA(Field Programmable Gate Array)技術實現RAID控制器硬件設計,完成磁盤陣列啟動、數據緩存(Cache)以及數據XOR校驗等功能。基于硬件RAID的理論,提出一種基于Virtex-4的硬件RAID控制器的系統設計方案:獨立微處理器和較大容量的內存;實現RAID級別遷移,在線容量擴展,在線數據熱備份等高效、用戶可定制的高級RAID功能;利用Virtex-4內置硬PowerPC完成RAID服務器部分配置和管理工作,運行Linux操作系統、RAID管理軟件等。控制器既可以作為RAID控制卡在服務器上使用,也可作為一個獨立的系統,成為磁盤陣列的調試平臺。 隨著集成電路的發展,芯片的體積越來越小,電路的布局布線密度越來越大,信號的工作頻率也越來越高,高速電路的傳輸線效應和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇,在印刷電路板(Printed Circuit Block, PCB)實現時分別從疊層設計、布局、電源完整性、阻抗匹配和串擾等方面考慮了信號完整性問題,并基于IBIS(I/O Buffer Information Specification)模型進行了信號完整性分析及仿真。

    標簽: FPGA 磁盤陣列 控制器

    上傳時間: 2013-04-24

    上傳用戶:jeffery

  • 基于FPGA的通用加擾算法(CSA)的設計和實現.rar

    隨著數字視頻廣播的發展,觀眾將會面對越來越多綜合或專門頻道的選擇,欣賞到更高品質,更多服務的節目。而廣播業者則要為這些節目的版權購買,制作而承受更高的成本,單純的廣告收入已經不夠。要求對用戶收取一定的收視費用,而另一方面,調查也顯示用戶是愿意預付一定費用以獲得更好服務的。條件接受系統(Conditional Access system)就是為了商業目的而對某些廣播服務實施接入控制,決定一個數字接受設備能否將特定的廣播節目展現給最終用戶的系統。CA技術要求既能使用戶自由選擇收看節目又能保護廣播業者的利益,確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節目。在數字電視領域中,CA系統無疑將成為發展新服務的必需條件。但是在不同的運營商可能會使用不同的CA系統,在不同的CA系統之間進行互操作所必需共同遵守的最基本條件是:通用的加擾算法。每個用戶接收設備中應集成相應的解擾模塊。在我國國家標準--數字電視條件接收系統GY/Z 175-2001的附錄H中有詳細的描述。 FPGA是英文Field Programmable Gate Array的縮寫,即現場可編程門陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門電路數有限的缺點。可以說,FPGA芯片是小批量系統提高系統集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統的目的和組成,FPGA的結構和原理,優勢。然后介紹了利用FPGA來實現CA系統主要組成部分即加擾的原理和步驟,分析算法,劃分邏輯結構,軟件仿真,劃分硬件模塊,硬件性能分析,驗證平臺構建,硬件實現等。 然后對以上各個部分做詳細的闡述。同時為了指導FPGA設計,給出了FPGA的結構和原理與FPGA設計的基本原則、設計的基本技巧、設計的基本流程; 最后給出了該加擾系統的測試與驗證方法以及驗證和測試結果。

    標簽: FPGA CSA 算法

    上傳時間: 2013-06-22

    上傳用戶:chongchong2016

  • CH341中文手冊,數據資料 (USB總線的轉接芯片)

    CH341中文手冊:CH341 是一個USB總線的轉接芯片,通過USB總線提供異步串口、打印口、并口以及常用的2線和4 線等同步串行接口。在異步串口方式下,CH341提供串口發送使能、串口接收就緒等交

    標簽: 341 USB CH

    上傳時間: 2013-07-25

    上傳用戶:龍飛艇

  • 基于ADE7878芯片的諧波電能表的設計與校表流程

    基于ADE7878芯片的諧波電能表的設計與校表流程:本文主要介紹了ADI公司最新推出的三相高精度多功能電能計量芯片ADE7878,以及其在諧波計量中的應用,重點闡述了ADE7878的功能特點,典型電路

    標簽: 7878 ADE 芯片 電能表

    上傳時間: 2013-07-29

    上傳用戶:釣鰲牧馬

主站蜘蛛池模板: 葵青区| 屏东市| 枞阳县| 日土县| 个旧市| 临桂县| 崇明县| 丰台区| 康保县| 通海县| 青川县| 兰考县| 武穴市| 台中市| 武夷山市| 眉山市| 南安市| 开江县| 宜兴市| 许昌县| 弥渡县| 怀柔区| 临城县| 华阴市| 县级市| 灌云县| 新巴尔虎右旗| 金乡县| 双流县| 海南省| 丹棱县| 武清区| 兰溪市| 绥宁县| 西丰县| 永丰县| 夏津县| 阿尔山市| 星子县| 昭觉县| 武平县|