最全Proteus元件庫元件名稱及中英對照
標(biāo)簽： Proteus 元件庫 元件 對照
上傳時間： 2014-03-26
上傳用戶：changeboy
意法半導(dǎo)體靜電計單相組合解決方案 圖 意法半導(dǎo)體靜電計單相組合解決方案
標(biāo)簽： 半導(dǎo)體 靜電計 單相 組合
上傳時間： 2013-10-23
上傳用戶：Aidane
在介紹運動檢測以及光流的基本概念的基礎(chǔ)上引出基于光流方程的兩種常用的圖像分析方法--梯度法、塊匹配法；通過對光流法在紅外圖像序列的運動目標(biāo)檢測、活動輪廓模型以及醫(yī)學(xué)圖像處理方面的應(yīng)用來闡述這兩種光流法的優(yōu)缺點進(jìn)行分析從而得出光流法在運動圖像識別領(lǐng)域具有較大的優(yōu)勢，最后對光流法在未來其他領(lǐng)域的應(yīng)用提出展望。
標(biāo)簽： 光流法 運動目標(biāo)識別
上傳時間： 2013-10-31
上傳用戶：jrsoft
華成英課件復(fù)習(xí)與考試。
標(biāo)簽：
上傳時間： 2013-11-21
上傳用戶：chendawei
破解加漢法
標(biāo)簽： Multisim 12.0 破解 漢
上傳用戶：jiahao131
模糊綜合評判法是一種基于模糊數(shù)學(xué)的綜合評判方法，該綜合評判法根據(jù)模糊數(shù)學(xué)的隸屬度理論把定性評判轉(zhuǎn)化為定量評判，即用模糊數(shù)學(xué)對受到多種因素制約的事物或?qū)ο笞龀鲆粋€總體的評判。它具有結(jié)果清晰，系統(tǒng)性強的特點，能較好地解決模糊的、難以量化的問題，適合各種非確定性問題的解決。本文以新一代天氣雷達(dá)發(fā)射機故障為例，論述了該方法如何獲取故障診斷數(shù)據(jù)，如何進(jìn)行故障定位等過程。
標(biāo)簽： 模糊綜合 故障樹分析法 中的應(yīng)用
上傳時間： 2013-10-17
上傳用戶：yxgi5
計數(shù)器是一種重要的時序邏輯電路，廣泛應(yīng)用于各類數(shù)字系統(tǒng)中。介紹以集成計數(shù)器74LS161和74LS160為基礎(chǔ)，用歸零法設(shè)計N進(jìn)制計數(shù)器的原理與步驟。用此方法設(shè)計了3種36進(jìn)制計數(shù)器，并用Multisim10軟件進(jìn)行仿真。計算機仿真結(jié)果表明設(shè)計的計數(shù)器實現(xiàn)了36進(jìn)制計數(shù)的功能。基于集成計數(shù)器的N進(jìn)制計數(shù)器設(shè)計方法簡單、可行，運用Multisim 10進(jìn)行電子電路設(shè)計和仿真具有省時、低成本、高效率的優(yōu)越性。
標(biāo)簽： 歸零法 N進(jìn)制計數(shù)器原
上傳時間： 2013-10-11
上傳用戶：gtzj
DXP2004電氣檢測中英對照
標(biāo)簽： 2004 DXP 電氣 檢測
上傳時間： 2014-12-24
上傳用戶：Jesse_嘉偉
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準(zhǔn)點 (光學(xué)點) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
標(biāo)簽： layout pcb
上傳時間： 2013-12-20
上傳用戶：康郎
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<tbody id="uu4oc"></tbody>
<dl id="uu4oc"></dl>
