Altium Designer 6 三維元件庫(kù)建模教程 文檔名稱(chēng)：AD系列軟件三維元件庫(kù)建模教程 文檔描述：介紹在 AltiumDesigner集成開(kāi)發(fā)平臺(tái)下三維模型建立和使用方法 文檔版本：V1.0 作 者：林加添（lineay） 編寫(xiě)時(shí)間：2009 年1 月 QQ:181346072 第一章：介紹 在傳統(tǒng)的電子整機(jī)設(shè)計(jì)過(guò)程中，電路設(shè)計(jì)部門(mén)和結(jié)構(gòu)設(shè)計(jì)部門(mén)（或者由外部設(shè)計(jì)工作室設(shè)計(jì)）往往是被分為 兩個(gè)完全獨(dú)立的部門(mén)，因此在新產(chǎn)品開(kāi)發(fā)過(guò)程中，都是結(jié)構(gòu)設(shè)計(jì)好了，然后出內(nèi)部 PCB 位置圖給 PCB 工程師， 而結(jié)構(gòu)工程師并不了解電路設(shè)計(jì)過(guò)程中一些要點(diǎn)。對(duì) PCB布局一些高度較高元器件位置很多并不符合 PCB 工程 師電路設(shè)計(jì)的要求。以至 PCB 工程師不得不將就結(jié)構(gòu)工程師所設(shè)計(jì)的元件布局。最后產(chǎn)品出來(lái)時(shí)，因?yàn)?PCB 布 局不合理等各種因素，問(wèn)題百出。這不僅影響產(chǎn)品開(kāi)發(fā)速度。也會(huì)導(dǎo)致企業(yè)兩部門(mén)之間發(fā)生沖突。 然而目前國(guó)內(nèi)大多的電子企業(yè)都是停留于這種狀態(tài)，關(guān)鍵原因目前電路部門(mén)和結(jié)構(gòu)部門(mén)沒(méi)有一個(gè)有效、快捷 的軟件協(xié)作接口來(lái)幫助兩個(gè)部分之間更好協(xié)調(diào)工作、來(lái)有效提高工作效率。而面對(duì)競(jìng)爭(zhēng)日益激烈的市場(chǎng)。時(shí)間就 是金錢(qián)，產(chǎn)品開(kāi)發(fā)周期加長(zhǎng)而導(dǎo)致開(kāi)發(fā)成本加劇，也延誤了產(chǎn)品上市的時(shí)間。這不僅降低了企業(yè)在市場(chǎng)的競(jìng)爭(zhēng)力 也加速了企業(yè)倒退的步伐。對(duì)于企業(yè)來(lái)說(shuō)，都希望有一個(gè)有效的協(xié)調(diào)接口來(lái)加速整機(jī)的開(kāi)發(fā)速度，從而提高產(chǎn)品
標(biāo)簽： Designer Altium 元件庫(kù) 建模
上傳時(shí)間： 2013-10-22
上傳用戶(hù)：moerwang
Altium.Designer.6.0.中文手冊(cè)
上傳時(shí)間： 2013-10-28
上傳用戶(hù)：giraffe
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線(xiàn)路；多層板之上、下兩層線(xiàn)路及內(nèi)層走線(xiàn)皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線(xiàn)13. Grid : 佈線(xiàn)時(shí)的走線(xiàn)格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠(chǎng)ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠(chǎng)商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶(hù)：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)......... 2 2. Test Point : ATE 測(cè)試點(diǎn)供工廠(chǎng)ICT 測(cè)試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線(xiàn) )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線(xiàn)....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時(shí)間： 2013-12-20
上傳用戶(hù)：康郎
OEMax NX70 A_D轉(zhuǎn)換器安裝說(shuō)明(中英版)
上傳時(shí)間： 2013-11-19
上傳用戶(hù)：muhongqing
英飛凌驅(qū)動(dòng)培訓(xùn)及其使用中的問(wèn)題，原廠(chǎng)官方資料，內(nèi)部推薦。
標(biāo)簽： 英飛凌 驅(qū)動(dòng)培訓(xùn)
上傳時(shí)間： 2013-10-31
上傳用戶(hù)：wangyi39
英飛凌IGBT驅(qū)動(dòng)保護(hù)培訓(xùn)資料，非常經(jīng)典的培圳資料，免費(fèi)供大家分享。
標(biāo)簽： IGBT 英飛凌 培訓(xùn)資料 驅(qū)動(dòng)保護(hù)
上傳時(shí)間： 2014-12-24
上傳用戶(hù)：zhaoke2005
【編程實(shí)用文檔】C51指令表等6張編程實(shí)用圖表
上傳時(shí)間： 2013-11-18
上傳用戶(hù)：fanxiaoqie
6通道遙控器程序
上傳時(shí)間： 2013-11-16
上傳用戶(hù)：xiehao13
英飛凌4500最小系統(tǒng)板，說(shuō)明
上傳時(shí)間： 2013-10-31
上傳用戶(hù)：jennyzai
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
