Fedora_Core_4.0_安裝教程,菜鳥安裝詳細講解
標簽： Fedora_Core 4.0 安裝教程 菜鳥
上傳時間： 2013-10-20
上傳用戶：www240697738
NI Multisim 電子電路設(shè)計和仿真軟件 NI Ultiboard PCB板設(shè)計軟件 組成電子電路設(shè)計的套件
上傳時間： 2014-01-04
上傳用戶：fklinran
NI電路設(shè)計套件快速入門
上傳時間： 2013-11-16
上傳用戶：gai928943
虛擬儀器技術(shù)（NI）就是利用高性能的模塊化硬件，結(jié)合高效靈活的軟件來完成各種測試、測量和自動化的應(yīng)用。靈活高效的軟件能幫助您創(chuàng)建完全自定義的用戶界面，模塊化的硬件能方便地提供全方位的系統(tǒng)集成，標準的軟硬件平臺能滿足對同步和定時應(yīng)用的需求。這也正是NI近30年來始終引領(lǐng)測試測量行業(yè)發(fā)展趨勢的原因所在。只有同時擁有高效的軟件、模塊化I/O硬件和用于集成的軟硬件平臺這三大組成部分，才能充分發(fā)揮虛擬儀器技術(shù)性能高、擴展性強、開發(fā)時間少，以及出色的集成這四大優(yōu)勢。 軟件是虛擬儀器技術(shù)中最重要的部份。使用正確的軟件工具并通過調(diào)用特定的程序模塊，工程師和科學家們可以高效地創(chuàng)建自己的應(yīng)用以及友好的人機交互界面。NI公司提供的行業(yè)標準的圖形化編程軟件——NI LabVIEW，不僅能輕松方便地完成與各種軟硬件的連接，更能提供強大的數(shù)據(jù)處理能力，并將分析結(jié)果有效地顯示給用戶。此外，NI還提供了許多其它交互式的測量工具和系統(tǒng)管理軟件工具，例如連接設(shè)計與測試的交互式軟件SignalExpress、基于ANSI-C語言的LabWindows/CVI、支持微軟Visual Studio的Measurement Studio等等，這些軟件均可滿足客戶對高性能應(yīng)用的需求。
上傳時間： 2013-11-24
上傳用戶：1583060504
Multisim可用于原理圖輸入、SPICE仿真、和電路設(shè)計，無需SPICE專業(yè)知識，即可通過仿真來減少設(shè)計流程前期的原型反復。Multisim可識別錯誤、驗證設(shè)計，以及更快地原型。此外，Multisim原理圖可無縫轉(zhuǎn)換到NI Ultiboard中完成PCB設(shè)計。評估版軟件不能打印圖表以及導出最終Gerber文件。更多信息請訪問ni.com/multisim/zhs/。
標簽： Ultiboard Multisim NI 評估軟件
上傳時間： 2013-10-29
上傳用戶：micheal158235
NI Multisim 電子電路設(shè)計和仿真軟件 NI Ultiboard PCB板設(shè)計軟件 組成電子電路設(shè)計的套件
上傳時間： 2013-10-12
上傳用戶：ruixue198909
NI電路設(shè)計套件快速入門
上傳時間： 2014-12-31
上傳用戶：dongbaobao
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時間： 2013-11-06
上傳用戶：wentianyou
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標準的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數(shù)據(jù)傳輸, 同時其可擴展的帶寬, 為系統(tǒng)設(shè)計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導致系統(tǒng)資源的浪費。本文提出的設(shè)計方案可以改進Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
上傳時間： 2013-10-13
上傳用戶：lml1234lml
價值5k的labview數(shù)據(jù)采集NI官方資料免費下載 6個教程 非常經(jīng)典
標簽： labview 價值 數(shù)據(jù)采集 免費下載
上傳時間： 2013-10-27
上傳用戶：kachleen
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
