在無(wú)線(xiàn)通信系統(tǒng)中,信號(hào)在傳輸過(guò)程中由于多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導(dǎo)致不可避免地產(chǎn)生碼間串?dāng)_(Intersymbol Interference).為了克服碼間串?dāng)_所帶來(lái)的信號(hào)畸變,則必須在接收端增加均衡器,以補(bǔ)償信道特性,正確恢復(fù)發(fā)送序列.盲均衡器由于不需要訓(xùn)練序列,僅利用接收信號(hào)的統(tǒng)計(jì)特性就能對(duì)信道特性進(jìn)行均衡,消除碼間串?dāng)_,成為近年來(lái)通信領(lǐng)域研究的熱點(diǎn)課題.本課題采用已經(jīng)取得了很多研究成果的Bussgang類(lèi)盲均衡算法,主要因?yàn)樗挠?jì)算復(fù)雜度小,便于實(shí)時(shí)實(shí)現(xiàn),具有較好的性能.本文探討了以FPGA(Field Programmable Gates Array)為平臺(tái),使用Verilog HDL(Hardware Description Language)語(yǔ)言設(shè)計(jì)并實(shí)現(xiàn)基于Bussgang類(lèi)型算法的盲均衡器的硬件系統(tǒng).本文簡(jiǎn)要介紹了Bussgang類(lèi)型盲均衡算法中的判決引導(dǎo)LMS(DDLMS)和常模(CMA)兩種算法和FPGA設(shè)計(jì)流程.并詳細(xì)闡述了基于FPGA的信道盲均衡器的設(shè)計(jì)思想、設(shè)計(jì)結(jié)構(gòu)和Verilog設(shè)計(jì)實(shí)現(xiàn),以及分別給出了各個(gè)模塊的結(jié)構(gòu)框圖以及驗(yàn)證結(jié)果.本課題所設(shè)計(jì)和實(shí)現(xiàn)的信道盲均衡器,為電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)做了有益的探索性嘗試,對(duì)今后無(wú)線(xiàn)通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計(jì)運(yùn)用有著積極的借鑒意義.
上傳時(shí)間： 2013-07-25
上傳用戶(hù)：cuibaigao
隨著GPS(Global Positioning System)技術(shù)的不斷發(fā)展和成熟，其全球性、全天候、低成本等特點(diǎn)使得GPS接收機(jī)的用戶(hù)數(shù)量大幅度增加，應(yīng)用領(lǐng)域越來(lái)越廣。但由于定位過(guò)程中各種誤差源的存在，單機(jī)定位精度受到影響。目前常從兩個(gè)方面考慮減小誤差提高精度：①用高精度相位天線(xiàn)、差分技術(shù)等通過(guò)提高硬件成本獲取高精度；②針對(duì)誤差源用濾波算法從軟件方面實(shí)現(xiàn)精度提高。兩種方法中，后者相對(duì)于前者在滿(mǎn)足精度要求的前提下節(jié)約成本，而且便于系統(tǒng)融合，是應(yīng)用于GPS定位的系統(tǒng)中更有前景的方法。但由于在系統(tǒng)中實(shí)現(xiàn)定位濾波算法需要時(shí)間，傳統(tǒng)CPU往往不能滿(mǎn)足實(shí)時(shí)性的要求，而FPGA以其快速并行計(jì)算越來(lái)越受到青睞。 本文在FPGA平臺(tái)上，根據(jù)“先時(shí)序后電路”的設(shè)計(jì)思想，由同步?jīng)]計(jì)方法以及自頂向下和自下而上的混合設(shè)計(jì)方法實(shí)現(xiàn)系統(tǒng)的總體設(shè)計(jì)。從GPS-OEM板輸出的定位信息的接收到定位結(jié)果的坐標(biāo)變換，最終到kalman濾波遞推計(jì)算減小定位誤差，實(shí)現(xiàn)實(shí)時(shí)、快速、高精度的GPS定位信息采集處理系統(tǒng)，為GPS定位數(shù)據(jù)的處理方法做了新的嘗試，為基于FPGA的GPS嵌入式系統(tǒng)的開(kāi)發(fā)奠定了基礎(chǔ)。具體工作如下： 基于FPGA設(shè)計(jì)了GPS定位數(shù)據(jù)的正確接收和顯示，以及經(jīng)緯度到平面坐標(biāo)的投影變換。根掘GPS輸出信息標(biāo)準(zhǔn)和格式，通過(guò)串口接收模塊實(shí)現(xiàn)串口數(shù)掘的接收和經(jīng)緯度信息提取，并通過(guò)LCD實(shí)時(shí)顯示。在提取信息的同時(shí)將數(shù)據(jù)格式由ASCⅡ碼轉(zhuǎn)變?yōu)槭M(jìn)制整數(shù)型，實(shí)現(xiàn)利用移位和加法運(yùn)算達(dá)到代替乘法運(yùn)算的效果，從而減少資源的利用率。在坐標(biāo)轉(zhuǎn)換過(guò)程中，利用查找表的方法查找轉(zhuǎn)化時(shí)需要的各個(gè)參數(shù)值，并將該參數(shù)先轉(zhuǎn)為雙精度浮點(diǎn)小數(shù)，再進(jìn)行坐標(biāo)轉(zhuǎn)換。根據(jù)高斯轉(zhuǎn)化公式的規(guī)律將公式簡(jiǎn)化成只涉及加法和乘法運(yùn)算，以此簡(jiǎn)化公式運(yùn)算量，達(dá)到節(jié)省資源的目的。 卡爾曼濾波器的實(shí)現(xiàn)。首先分析了影響定位精度的各種誤差因素，將各種誤差因素視為一階馬爾科夫過(guò)程的總誤差，建立了系統(tǒng)狀態(tài)方程、觀測(cè)方程和濾波方程，并基于分散濾波的思想進(jìn)行卡爾曼濾波設(shè)計(jì)，并通過(guò)Matlab進(jìn)行仿真。結(jié)果表明，本文設(shè)計(jì)的卡爾曼濾波器收斂性好，定位精度高、估計(jì)誤差小。在仿真基礎(chǔ)上，實(shí)現(xiàn)基于FPGA的卡爾曼濾波計(jì)算。在滿(mǎn)足實(shí)時(shí)性的基礎(chǔ)上，通過(guò)IP核、模塊的分時(shí)復(fù)用和樹(shù)狀結(jié)構(gòu)節(jié)省資源，實(shí)現(xiàn)數(shù)據(jù)卡爾曼濾波，達(dá)到提高數(shù)據(jù)精度的效果。 設(shè)計(jì)中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺(tái)，采用Verilog HDL硬件描述語(yǔ)言實(shí)現(xiàn)，利用Xilinx公司的ISE10.1工具布局布線(xiàn)，一共使用44438個(gè)邏輯資源，時(shí)鐘頻率達(dá)到100MHZ以上，滿(mǎn)足實(shí)時(shí)性信號(hào)處理要求，在保證精度的前提下達(dá)到資源最優(yōu)。Modelsim仿真驗(yàn)證了該設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：二驅(qū)蚊器
在日常的生活和工作中, 住宅與部門(mén)的安全防范、單位的文件檔案、財(cái)務(wù)報(bào)表以及一些個(gè)人資料的保存多以加鎖的辦法來(lái)解決。若使用傳統(tǒng)的機(jī)械式鑰匙開(kāi)鎖，人們常需攜帶多把鑰匙, 使用極不方便, 且鑰匙丟失后安全性即大打折扣。隨著科學(xué)技術(shù)的不斷發(fā)展，人們對(duì)日常生活中的安全保險(xiǎn)器件的要求越來(lái)越高。為滿(mǎn)足人們對(duì)鎖的使用要求，增加其安全性，用密碼代替鑰匙的密碼鎖應(yīng)運(yùn)而生。密碼鎖具有安全性高、成本低、功耗低、易操作等優(yōu)點(diǎn)。
標(biāo)簽： 電子密碼鎖
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：xiangwuy
·UPS不間斷電源剖析與應(yīng)用
上傳時(shí)間： 2013-06-28
上傳用戶(hù)：evil
作者：華清遠(yuǎn)見(jiàn)3G學(xué)院。《Android多媒體編程從初學(xué)到精通》第一章 Android概述。Android作為一個(gè)開(kāi)放、開(kāi)源的移動(dòng)終端平臺(tái)，對(duì)業(yè)界來(lái)講，這意味著，源代碼基于Apache 2.0許可進(jìn)行開(kāi)放。與開(kāi)源代碼最常采用的GPL 2.0許可不同，Apache 2.0許可不要求開(kāi)發(fā)者將開(kāi)發(fā)的代碼反饋給社區(qū)，這有助于企業(yè)的商業(yè)行為。
標(biāo)簽： Android
上傳時(shí)間： 2013-07-25
上傳用戶(hù)：www240697738
山特UPS-500不間斷電源電路圖，多款電路圖
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：sardinescn
verilog 代碼，讀寫(xiě)SDRAM 不帶仿真，需要自己編寫(xiě)測(cè)試文件
標(biāo)簽： verilog SDRAM 代碼 讀寫(xiě)
上傳時(shí)間： 2013-08-13
上傳用戶(hù)：zh_901
VHDL設(shè)計(jì)的經(jīng)驗(yàn)，高人手記，讓你在編寫(xiě)VHDL代碼時(shí)避免不應(yīng)用的錯(cuò)誤和修改錯(cuò)誤。
標(biāo)簽： VHDL 經(jīng)驗(yàn) 代碼 編寫(xiě)
上傳時(shí)間： 2013-08-19
上傳用戶(hù)：sammi
FPGA設(shè)計(jì)中常要考慮降低功耗，其中介紹了一些很實(shí)用的辦法。
上傳時(shí)間： 2013-09-01
上傳用戶(hù)：yqs138168
orcad10.5總是裝不上，最近找了個(gè)詳細(xì)的安裝說(shuō)明，包括每一步的詳細(xì)截圖，適合想安裝1.5版本的朋友使用
上傳時(shí)間： 2013-09-09
上傳用戶(hù)：kernor
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
