中文字幕一区二区三区电影,欧美一级全黄,精品国产精品网麻豆系列

融合通信

利用VC++6.0實現(xiàn)上位機與PLC的串行通信

介紹了西門子S7–200 系列 PLC 的自由口通信模式及在Windows 環(huán)境下應用VC++6.0 實現(xiàn)PC 機與PLC串行通信的編程方法，開發(fā)了玻璃器皿沖壓機上位機監(jiān)控系統(tǒng)。實際運行證明，該監(jiān)控系

標簽： 6.0 PLC VC 上位機

上傳時間： 2013-06-28

上傳用戶：branblackson
LabVIEW與Excel的通信方法

LabVIEW與Excel的通信方法 Communication Method between LabVIEW and Excel

標簽： LabVIEW Excel 通信

上傳時間： 2013-07-08

上傳用戶：D&L37
大場景圖像融合可視化系統(tǒng)

隨著圖像處理技術和投影技術的不斷發(fā)展，人們對高沉浸感的虛擬現(xiàn)實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設計為柱面屏幕，甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術。一個大場景可視化系統(tǒng)由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現(xiàn)實應用系統(tǒng)中，要實現(xiàn)高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運用幾何數(shù)字變形及邊緣融合等圖像處理技術，實現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關鍵設備在于圖像融合機，它實時采集圖形服務器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設備。本課題提出了一種基于FPGA技術的圖像處理系統(tǒng)。該系統(tǒng)實現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設計的核心部分在于系統(tǒng)的控制以及數(shù)字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內(nèi)部設計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。本課題在FPGA圖像處理系統(tǒng)中設計了一個ARM處理器模塊，用于上電時對系統(tǒng)在圖像變化處理時所需參數(shù)進行傳遞，并能實時從上位機更新參數(shù)。該設計在提高了系統(tǒng)性能的同時也便于系統(tǒng)擴展。本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設計方案及模塊劃分，然后圍繞FPGA的設計介紹了SDRAM控制器的設計方法，最后介紹了ARM處理器的接口及外圍電路的設計。

標簽： 圖像融合可視化

上傳時間： 2013-04-24

上傳用戶：1047385479
短波差分跳頻通信系統(tǒng)的研究

差分跳頻(DFH)是集跳頻圖案、信息調(diào)制與解調(diào)于一體，是一個全面基于數(shù)字信號處理的全新概念的通信系統(tǒng)，其技術體制和原理與常規(guī)跳頻完全不同，較好地解決了數(shù)據(jù)速率和跟蹤干擾等問題，代表了當前短波通信的一個重要發(fā)展方向。美國Sanders公司推出了名為CHESS的新型短波跳頻通信系統(tǒng)，并獲得了成功，但我國對該體制和技術的研究還處于初始階段，目前還不太成熟，離實際應用還有一段距離。本文主要基于FPGA芯片的基礎上對差分跳頻進行了研究，用FPGA來實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試及硬件升級。而且設計中盡量采用軟件無線電體系結(jié)構(gòu)，減少模擬環(huán)節(jié)，把數(shù)字化處理盡量靠近天線，從而建立一個通用、標準、模塊化的硬件平臺，用軟件編程來實現(xiàn)差分跳頻的各種功能，從基于硬件的設計方法中解放出來。本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識別的實現(xiàn)方案。在頻率合成中，著重對DDS的相位截斷誤差及幅度量化誤差進行仿真，找出基于FPGA實現(xiàn)的最佳參數(shù)及改善方法。在頻率識別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識別均在FFT的理論上進行設計。最后根據(jù)設計方案制作基于FPGA的電路板。設計中跳頻圖案、直接數(shù)字頻率合成器、頻率識別、位同步、跳頻圖案恢復、線性調(diào)頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語言進行設計，以便能夠在所有廠家的FPGA芯片中移植。

標簽： 短波差分跳頻通信

上傳時間： 2013-07-22

上傳用戶：yezhihao
基于FPGA的擴頻通信系統(tǒng)的實現(xiàn)

擴頻通信技術是信息時代的三大高技術通信傳輸方式之一，與常規(guī)的通信技術相比。具有低截獲率、強抗噪聲、抗干擾性，具有信息隱蔽和多址通信等特點，目前已從軍事領域向民用領域迅速發(fā)展。在民用化之后，它被迅速推廣到各種公用和專用通信網(wǎng)絡之中，如衛(wèi)星通信、數(shù)據(jù)傳輸、定位、測距等系統(tǒng)中。擴頻通信技術中，最常見的是直接序列擴頻通信(DSSS)系統(tǒng)，然而目前專用擴頻芯片大部分功能都已固化。缺少產(chǎn)品開發(fā)的靈活性。其次，目前用FPGA與DSP相結(jié)合實現(xiàn)的直接序列擴頻的收發(fā)系統(tǒng)比較多，系統(tǒng)復雜且成本高。另外，現(xiàn)代擴頻通信系統(tǒng)在接收和發(fā)送端需要完成許多快速復雜的信號處理，這對電路的可靠性和處理速度提出了更高的要求。因此，設計一個全部用FPGA技術實現(xiàn)的擴頻通信收、發(fā)系統(tǒng)具有較強的實際應用價值。根據(jù)FPGA的高速并行處理能力和全硬件實現(xiàn)的特點，采用直接序列擴頻技術，借助QuartusⅡ6.0及Protel99se工具，完成了系統(tǒng)的軟件仿真和硬件電路設計。實驗結(jié)果表明，比用傳統(tǒng)的FPGA與DSP相結(jié)合實現(xiàn)方式，提高了處理速度，減少了硬件延時。同時采用了流水線技術，提高了系統(tǒng)并行處理的能力。并且系統(tǒng)功能可以通過程序來修改和升級，與專用擴頻芯片相比，具有很大的靈活性。所有模塊都集成在一個芯片中，提高了系統(tǒng)的穩(wěn)定性和可靠性。

標簽： FPGA 擴頻通信

上傳時間： 2013-05-18

上傳用戶：天天天天
基于FPGA的擴頻通信芯片設計及應用

隨著網(wǎng)絡技術和通信技術的突飛猛進，人們對通信的保密性能，抗干擾能力的要求越來越高，而且對信息隱蔽、多址保密通信等特性提出了更高的要求。這些要求的實現(xiàn)都離不開擴頻通信技術的應用，而擴頻通信芯片作為擴頻通信網(wǎng)絡的核心器件，自然也成了研究的重點。本論文旨在借鑒國內(nèi)外相關研究成果，并以家庭電力線通信環(huán)境為背景，驗證了一種CDMA碼分多址通信的實現(xiàn)方案，并通過智能家庭系統(tǒng)展示了其應用效果。本課題以構(gòu)建家庭電力載波通信網(wǎng)絡為目標，首先，以兩塊Cyclone系列FPGA開發(fā)板為基礎，分別作為發(fā)送單元和接收單元，構(gòu)建了系統(tǒng)的硬件開發(fā)平臺；以QuartusⅡ 7.2為開發(fā)環(huán)境，運用Verilog硬件描述語言，編寫擴頻模塊和解擴模塊，并且進行了測試、仿真和綜合，驗證了通過專用芯片實現(xiàn)擴頻通信系統(tǒng)的可行性。應用方面，采用電力線載波通信芯片，提出了一種由智能插線板和嵌入式網(wǎng)關構(gòu)成的家電控制系統(tǒng)。用戶通過WEB方式登陸嵌入式網(wǎng)關，智能插線板能夠在嵌入式網(wǎng)關的控制下控制電器的電源、發(fā)送紅外遙控指令，實現(xiàn)對家電的遠程遙控。使用兩塊FPGA開發(fā)板，實現(xiàn)了擴頻通信基本收發(fā)是本設計得主要成果；將擴頻通訊技術、嵌入式Web技術引入到智能家庭系統(tǒng)的設計當中是本文的一個特點。仿真和實驗表明：采用電力線載波通信芯片組建家庭網(wǎng)絡的方案可行，由智能插線板和嵌入式網(wǎng)關構(gòu)成的家電控制系統(tǒng)能靈活、便捷地實施家電控制，并具有一定的節(jié)能效果。

標簽： FPGA 擴頻通信芯片設計

上傳時間： 2013-06-17

上傳用戶：vaidya1bond007b1
基于FPGA的PCI高速數(shù)據(jù)通信卡的研制

本文主要研究一種隔離器高速數(shù)據(jù)通信卡設計，并對基于PCI總線的內(nèi)外網(wǎng)數(shù)據(jù)通訊和交換的硬件編程實現(xiàn)進行詳細的說明，最后在pc機windows平臺下對數(shù)據(jù)通信卡進行吞吐量和穩(wěn)定性的測試。首先介紹了網(wǎng)絡安全的現(xiàn)狀以及物理網(wǎng)絡隔離的原理和重要性，并敘述了網(wǎng)絡隔離產(chǎn)品的發(fā)展，接著介紹網(wǎng)絡隔離系統(tǒng)，并提出硬件平臺的總體設計方案：重點敘述了網(wǎng)閘內(nèi)外網(wǎng)通訊的硬件核心數(shù)據(jù)通信卡設計思路和數(shù)據(jù)的流程，以及基于FPGA的PCI接口外部邏輯設計，并對該數(shù)據(jù)通訊卡在windows平臺雙機之間通訊作了測試，并對測試結(jié)果作了分析。

標簽： FPGA PCI 高速數(shù)據(jù) 通信卡

上傳時間： 2013-07-30

上傳用戶：muyehuli
基于FPGA的串行通信實現(xiàn)與CRC校驗

本文應用EDA技術，基于FPGA器件設計與實現(xiàn)UART，并采用CRC校驗。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來實現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時，完全可以將串行通信接口構(gòu)建其中，可根據(jù)實際需求分配資源。 2、利用VerilogHDL語言非常容易掌握，功能比VHDL更強大的特點，可以在設計時不斷修改程序，來適用不同規(guī)模的應用，而且采用Verilog輸入法與工藝性無關，利用系統(tǒng)設計時對芯片的要求，施加不同的約束條件，即可設計出實際電路。 3、利用ModelSim仿真工具對程序進行功能仿真和時序仿真，以驗證設計是否能獲得所期望的功能，確定設計程序配置到邏輯芯片之后是否可以運行，以及程序在目標器件中的時序關系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性，采用循環(huán)冗余校驗CRC(CyclicRedundancyCheck)，該編碼簡單，誤判概率低，為了減少硬件成本，降低硬件設計的復雜度，本設計通過CRC算法軟件實現(xiàn)。實驗結(jié)果表明，基于EDA技術的現(xiàn)場可編程門陣列FPGA集成度高，結(jié)構(gòu)靈活，設計方法多樣，開發(fā)周期短，調(diào)試方便，修改容易，采用FPGA較好地實現(xiàn)了串行數(shù)據(jù)的通信功能，并對數(shù)據(jù)作了一定的處理，本設計中為CRC校驗。另外，可以利用FPGA的在線可編程特性，對本設計電路進行功能擴展，以滿足更高的要求。

標簽： FPGA CRC 串行通信實現(xiàn)

上傳時間： 2013-04-24

上傳用戶：Altman
基于FPGA的短波數(shù)字信號調(diào)制解調(diào)

在衛(wèi)星通信、移動通信技術快速發(fā)展的今天，短波這一最古老和傳統(tǒng)的通信方式不僅沒有被淘汰，還在快速發(fā)展。其通信距離遠、設備簡單以及移動方便等優(yōu)點被廣泛應用于無線通信領域。數(shù)字調(diào)制技術作為通信領域中極為重要的一個方面，也得到了迅速發(fā)展。全數(shù)字調(diào)制解調(diào)技術的使用使各類現(xiàn)代調(diào)制解調(diào)技術融合一體，目前國內(nèi)多速率/多制式調(diào)制解調(diào)大多基于通用．DSP實現(xiàn)，支持的速率比較低。由于運算量大和硬件參數(shù)的限制，采用通用DSP無法勝任高速率調(diào)制解調(diào)的任務。現(xiàn)代FPGA可以提供支持以低系統(tǒng)丌銷、低成本實現(xiàn)高速乘．累加超前進位鏈的DSP算法。本文采用理論與實踐相結(jié)合的方式研究基于FPGA技術來實現(xiàn)短波數(shù)字信號的調(diào)制解調(diào)。通過對具體的FPGA系統(tǒng)設計與調(diào)試，將理論應用到實際中。本文通過具體的EPlC60240C8芯片作為處理器的FPGA實驗板，研究了短波數(shù)字信號調(diào)制解調(diào)的設計與丌發(fā)過程。分析了現(xiàn)代通信的各種調(diào)制方式．誤碼率。得出了不同的調(diào)制方式的優(yōu)劣性。最后重點提出了QPSK的調(diào)制解調(diào)方法。給出了Qf'SK的調(diào)制解調(diào)框圖、QPSK的SystemView系統(tǒng)仿真、VHDL程序進行調(diào)制解調(diào)，在OUARTUS上進行仿真。然后設計AD/DA輸入輸出電路，對短波數(shù)字信號進行調(diào)制解調(diào)。通過設計的AD/DA電路輸入短波數(shù)字信號進行調(diào)制解調(diào)，然后輸出原始的模擬信號。文中還對比了其他的調(diào)制解調(diào)方式，通過對比，發(fā)現(xiàn)不同的調(diào)制解調(diào)方式對短波信號的影響。最后，通過比較FPGA與DSP在處理高速率、大容量的數(shù)字信號，得出不同的結(jié)論。展示了FPGA在這方面的優(yōu)越性。

標簽： FPGA 短波數(shù)字信號調(diào)制解調(diào)

上傳時間： 2013-06-05

上傳用戶：362279997
LabVIEW串口通信程序設計

LabVIEW串口通信程序設計LabVIEW串口通信程序設計LabVIEW串口通信程序設計LabVIEW串口通信程序設計

標簽： LabVIEW 串口通信程序設計

上傳時間： 2013-05-21

上傳用戶：奈雁歸dxh