本文提出一種通用的CRC 并行計(jì)算原理及實(shí)現(xiàn)方法,適于不同的CRC 生成多項(xiàng)式和不同并行度(如8
位、16 位、及32 位等) ,與目前已采用的查表法比較,不需要存放余數(shù)表的高速存儲器,減少了時延,且可通過增加并
行度來降低高速數(shù)傳系統(tǒng)的CRC 運(yùn)算時鐘頻率.
標(biāo)簽：
CRC
并行計(jì)算
實(shí)現(xiàn)方法
多項(xiàng)式
上傳時間：
2017-08-02
上傳用戶：wang0123456789
