人臉辨識 簡介 人臉辨識 簡介 特徵抽取 特徵抽取 特徵比對
標簽： 63996
上傳時間： 2016-01-10
上傳用戶：jackgao
TagReader完全介紹,含Demo Kit簡介,指令介紹
上傳時間： 2013-12-24
上傳用戶：gut1234567
《Java ME手機應用開發大全》源碼 書籍內容簡介： http://www.china-pub.com/410
上傳時間： 2017-02-10
上傳用戶：gdgzhym
常用IC,7,74,74系列IC功能簡介
標簽： 電子電路
上傳時間： 2015-07-06
上傳用戶：goethoe
0.35umCMOS製成簡介 內容含LDD,熱載子,熱載子效應,Silicided ，Polycide，Salicide等介紹
標簽： CMOS
上傳時間： 2017-03-27
上傳用戶：WHYang
Microchip(微蕊)16F886簡介
上傳時間： 2018-10-26
上傳用戶：mike329
1 C 語語語言言言 簡簡簡介介介 5 1.1 C 語言 歷史 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 1.2 程 式 語言 分類 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 1.3 程 式 撰 寫步 驟 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 2 vi 編編編 輯輯輯 器器器 9 2.1 vi 與 vim . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 2.2 vi 的使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 2.3 vim 的額外功能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 2.4 vi 實 機練習 題 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 3 程程程 式式式開開開發發發環環環 境境境 23 3.1 編譯器 gcc . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 3.2 撰 寫第一 支程 式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
上傳時間： 2015-03-16
上傳用戶：十字騎士
文件中詳細介紹 FLIR 雷達產品的各項技術數據
上傳時間： 2015-03-18
上傳用戶：戴斗笠的神秘人
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-12-20
上傳用戶：康郎
