直接轉(zhuǎn)矩控制技術(shù)(DTC)是繼矢量控制技術(shù)之后交流調(diào)速領(lǐng)域中新興的控制技術(shù)，它采用空間矢量分析的方法，直接在定子坐標系下計算并控制異步電機的轉(zhuǎn)矩和磁鏈，采用定子磁場定向，直接對逆變器的開關(guān)狀態(tài)進行最佳控制，從而能夠快速而準確地控制異步電動機的轉(zhuǎn)矩和磁鏈，以獲得轉(zhuǎn)矩的高動態(tài)性能。目前在高速離心機行業(yè)，普遍采用通用型變頻器，其通用性好，但參數(shù)較多，價格較貴，為了降低成本增強控制性能，本文利用直接轉(zhuǎn)矩控制技術(shù)的優(yōu)點，采用直接轉(zhuǎn)矩控制策略設(shè)計并制作了針對高速離心機的專用變頻器。 本文介紹了異步電動機和逆變器的基本數(shù)學(xué)模型，分析了異步電機直接轉(zhuǎn)矩控制的基本原理，以及直接轉(zhuǎn)矩控制系統(tǒng)的基本組成，對直接轉(zhuǎn)矩控制系統(tǒng)進行了仿真研究，建立了基于MATLAB/Simulink的仿真系統(tǒng)，介紹了仿真模型的各組成部分，包括3/2變換、定子磁鏈、電機轉(zhuǎn)矩觀測模型、轉(zhuǎn)矩調(diào)節(jié)器、磁鏈調(diào)節(jié)器、扇區(qū)判斷、開關(guān)表選擇等，給出了系統(tǒng)加減負載和加減轉(zhuǎn)速仿真結(jié)果，仿真結(jié)果表明了其磁鏈軌跡近似為圓形，系統(tǒng)具有良好的動態(tài)和穩(wěn)態(tài)性能，同時證明了建立的轉(zhuǎn)矩和磁鏈觀測模型以及控制算法的正確性和可行性。根據(jù)仿真實現(xiàn)方法以及結(jié)果的指導(dǎo)，設(shè)計并制作了整個系統(tǒng)的硬件電路，包括主電路(單相整流、濾波、制動電路、啟動限流電路、逆變電路)、控制電路(DSP、驅(qū)動隔離放大、采樣)并對各器件進行選型，給出了硬件各部分電路圖；最后介紹了系統(tǒng)的軟件流程以及各模塊的程序?qū)崿F(xiàn)，系統(tǒng)的軟件部分采用C語言進行編程，實現(xiàn)了定子相電流的采樣、定子相電壓的計算、定子磁鏈的計算和開關(guān)信號的輸出等功能。在分別對硬件和軟件各部分進行調(diào)試后，進行了系統(tǒng)的聯(lián)合調(diào)試，以TMS320F2808作為控制器，在一臺功率為1.5KW的交流異步電機上實現(xiàn)了直接轉(zhuǎn)矩控制。
標簽： 直接轉(zhuǎn)矩控制 變頻器
上傳時間： 2013-05-31
上傳用戶：y307115118
逆變器廣泛應(yīng)用于工業(yè)生產(chǎn)的各個方面，數(shù)字控制具有方便實現(xiàn)復(fù)雜算法、抗干擾性強和產(chǎn)品容易升級等優(yōu)點，已成為未來逆變器的發(fā)展趨勢。使用數(shù)字技術(shù)控制設(shè)計逆變器，控制器的性能決定了逆變系統(tǒng)系統(tǒng)的性能。然而在很多高頻應(yīng)用的場合，目前常用的控制器的速度往往不能完全達到要求。與傳統(tǒng)單片機和DSP芯片相比，F(xiàn)PGA器件具有更高的處理速度。同時FPGA應(yīng)用在數(shù)字化逆變器設(shè)計中，還可以大大簡化控制系統(tǒng)結(jié)構(gòu)，并可實現(xiàn)多種高速算法，具有較高的性價比。在逆變器的全數(shù)字化控制領(lǐng)域，F(xiàn)PGA具有很好的應(yīng)用價值。 論文首先介紹了SPWM基本原理及其控制方式，SPWM的生成方法，并結(jié)合本課題給出了查表法生成SPWM波的一般方法，且以單相全橋逆變器為例進行了仿真。分析其的電路特點，建立PWM逆變器的統(tǒng)一電路模型、連續(xù)狀態(tài)空間以及離散狀態(tài)空間模型，在此數(shù)學(xué)模型基礎(chǔ)上，針對逆變器研究分析了目前用于逆變器設(shè)計的各種數(shù)字控制技術(shù)、控制方案，討論了其控制方法的優(yōu)缺點，相關(guān)控制器設(shè)計的一般問題，最后比較了其優(yōu)缺點，指出其存在的共性問題，總結(jié)了使用FPGA設(shè)計逆變器數(shù)字控制器的優(yōu)勢。然后以單相電壓型PWM逆變器為控制模型采用新型模數(shù)結(jié)合現(xiàn)場可編程門陣列FPGA實現(xiàn)數(shù)字化控制器的方案，給出了純正正弦波逆變器的設(shè)計方案。 論文詳細論述了采用模數(shù)混合型FPGA作為主控芯片的高頻逆變器設(shè)計方法與實現(xiàn)過程。系統(tǒng)主控芯片采用Fusion系列AFS600，世界上首個模數(shù)混合型FPGA。主要設(shè)計要點包括：逆變器硬件電路設(shè)計以及SPWM數(shù)字控制系統(tǒng)軟件設(shè)計。外圍強電電路的設(shè)計的難點在于用于前端升壓的高頻變壓器的設(shè)計以及輸出端LC濾波電感與電容的選取。另外，SPWM“H”字全橋逆變電路中的高懸浮電壓也是設(shè)計中需要值得注意的重要環(huán)節(jié)。在控制系統(tǒng)軟件設(shè)計方面，采用FPGA自上而下的設(shè)計方法，對其控制系統(tǒng)進行了功能劃分，完成了SPWM產(chǎn)生器以及加入死區(qū)補償?shù)腜WM發(fā)生器、和反饋等模塊的設(shè)計。 論文的結(jié)束部分給出了設(shè)計結(jié)果，并指出了進一步的工作的思路和方向。
上傳時間： 2013-05-19
上傳用戶：小碼農(nóng)lz
完整的紅外抄表系統(tǒng) 自己做過的項目 包括完整的程序和電路圖,PCB板圖 使用偉福編譯器編譯
上傳時間： 2013-07-14
上傳用戶：lhw888
MPEG-2是MPEG組織在1994年為了高級工業(yè)標準的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標準，其優(yōu)秀性使之成為過去十年應(yīng)用最為廣泛的標準，也是未來十年影響力最為廣泛的標準之一。 本文以MPEG-2視頻標準為研究內(nèi)容，建立系統(tǒng)級設(shè)計方案，設(shè)計FPGA原型芯片，并在FPGA系統(tǒng)中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現(xiàn)ASIC的前端設(shè)計。完成的主要工作包括以下幾個方面： 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計，采用了自頂而下的設(shè)計方法，實現(xiàn)系統(tǒng)的功能單元的劃分；根據(jù)其視頻解碼的特點，確定解碼器的控制方式；把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù)，實現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實現(xiàn)了具體模塊的設(shè)計：根據(jù)本文研究的要求，在比特流格式器模塊設(shè)計中提出了特有的解碼方式；在可變長模塊中的變長數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實現(xiàn)，大大減少了變長數(shù)據(jù)解碼的時間；IQ、IDCT模塊采用流水的設(shè)計方法，減少數(shù)據(jù)計算的時間：運動補償模塊，針對模塊數(shù)據(jù)運算量大和訪問幀存儲器頻繁的特點，采用四個插值單元同時處理，增加像素緩沖器，充分利用并行性結(jié)構(gòu)等方法來加快運動補償速度。 3.根據(jù)視頻解碼的參考軟件，通過解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來驗證模塊的功能正確性。最后用FPGA開發(fā)板實現(xiàn)了解碼系統(tǒng)的原型芯片驗證，取得了良好的解碼效果。 整個設(shè)計采用Verilog HDL語言描述，通過了現(xiàn)場可編程門陣列(FPGA)的原型驗證，并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經(jīng)過實際視頻碼流測試，本文設(shè)計可以達到MPEG-2視頻主類主級的實時解碼的技術(shù)要求。
上傳時間： 2013-07-27
上傳用戶：ice_qi
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設(shè)計方法，實現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個算法步驟融合在一起進行設(shè)計，可以省去存儲中間計算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計技術(shù)，設(shè)置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計算子模塊的工作時序，將數(shù)據(jù)計算的時間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺，實現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統(tǒng)頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進行研究并設(shè)計出成形產(chǎn)品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現(xiàn)方法，并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設(shè)計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復(fù)用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺，并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了．ASI接口，主要分析了位同步的實現(xiàn)過程，實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口，提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進行改進。 ●完成部分PCB版圖設(shè)計，并進行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計最大特點是將軟件設(shè)計和硬件設(shè)計進行合理劃分，硬件平臺及接口采用Verilog語言實現(xiàn)，PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活，且軟件設(shè)計與硬件設(shè)計可同時進行，極大的提高了工作效率。 整個項目設(shè)計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測試達到了預(yù)期的性能和技術(shù)指標。
上傳時間： 2013-08-03
上傳用戶：gdgzhym
AD636是美國AD公司生產(chǎn)的單片真有效值,直流轉(zhuǎn)換器,可用于對交流電壓的有效值進行測量.文中敘述了該芯片的內(nèi)部結(jié)構(gòu)、工作原理,給出了一種4量程真有效值數(shù)字電壓/電平表的應(yīng)用電路設(shè)計方案.
上傳時間： 2013-06-08
上傳用戶：問題問題
本文介紹了建立抄表系統(tǒng)的必要性以及系統(tǒng)的構(gòu)成，并著重分析了采集終端和集中器的設(shè)計。對相應(yīng)的抄表軟件系統(tǒng)主要功能作了詳細的論述。采用此思想設(shè)計的抄表系統(tǒng)已經(jīng)得到實際應(yīng)用，且收到了很好的效果。關(guān)鍵
標簽： 電力 遠程抄表系統(tǒng)
上傳時間： 2013-06-05
上傳用戶：chenlong
數(shù)字信息在有噪聲的信道中傳輸時，受到噪聲的影響，誤碼總是不可避免的。根據(jù)香農(nóng)信息理論，只要使Es/N0足夠大，就可以達到任意小的誤碼率。采用差錯控制編碼，即信道編碼技術(shù)，可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實現(xiàn)最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛，被ITU選入第三代移動通信系統(tǒng)，作為包括WCDMA，CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標準方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu)，對CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進行了分析，并基于MATLAB平臺做了相應(yīng)的譯碼性能仿真。我們設(shè)計了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計上具有以下創(chuàng)新之處：(1)采用通用碼表結(jié)構(gòu)，支持可變碼率；幀控制模塊和頻率控制器模塊的設(shè)計中采用計數(shù)器、定時器等器件實現(xiàn)了可變幀長、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想，利用四個ACS模塊并行運行，加快數(shù)據(jù)處理速度；在ACS模塊中，將路徑度量值存貯器的存儲結(jié)構(gòu)進行優(yōu)化，防止數(shù)據(jù)讀寫的阻塞，縮短存儲器讀寫時間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出，提出了保護處理策略。我們還將設(shè)計結(jié)果在APEXEP20K30E芯片上進行了硬件實現(xiàn)。該譯碼器芯片具有可變的碼率和幀長處理能力，可以運行于40MHZ系統(tǒng)時鐘下，內(nèi)部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強的通用性和高速性，可以方便地應(yīng)用于CDMA2000移動通信系統(tǒng)。
上傳時間： 2013-06-24
上傳用戶：lingduhanya
隨著計算機和網(wǎng)絡(luò)技術(shù)應(yīng)用的擴展，電能的遠程自動監(jiān)測、計算與收費的方案逐步被采用，能源計量儀表的數(shù)據(jù)自動抄收及遠傳系統(tǒng)的建設(shè)成為智能化住宅的基本配置之一。 本文針對校園的學(xué)生宿舍的電表收費進行了探討，到目前為止、按照收費方式電子式電能表可以分為：接觸式和非接觸式的IC卡預(yù)付費電表、復(fù)費率電表、和分時預(yù)付費的復(fù)費率電表。針對這幾種電表的抄表方式也各不相同，預(yù)付費電表主要是應(yīng)用IC卡充值的方法付費、而復(fù)費率的電表主要是采用人工抄表和布線抄表的方法、而分時預(yù)付費復(fù)費率的電表主要是使用IC卡充值之后，利用實時時鐘在用電峰谷時對存儲在電表能的金額進行扣除。文中設(shè)計的自動抄表系統(tǒng)可以實現(xiàn)對上述三種電表的抄錄工作，尤其是針對校園學(xué)生宿舍等應(yīng)用場所具用重要的意義。 文章提出了整體的方案設(shè)計，三級網(wǎng)絡(luò)分別應(yīng)用了無線傳輸和網(wǎng)絡(luò)傳輸?shù)姆桨福鉀Q了遠程電能計量計費系統(tǒng)的由集中器和采集器(采集終端)以及通信信道與抄表軟件組成的部分即：集中器到抄表中心的上行信道、集中器至采集器(采集終端)或水電氣表間的下行信道。在整體設(shè)計思路介紹之后，文章花主要篇幅分章節(jié)介紹了復(fù)費率電能計量儀表、基于arm和uclinux的無線收發(fā)集中控制器的軟硬件，上位機的主控界面的設(shè)計。其中電能表的開發(fā)分塊介紹了軟硬件的各個部分，集中控制器由于嵌入了實時操作系統(tǒng)uclinux，著重講述了基于操作系統(tǒng)的應(yīng)用程序的開發(fā)，主站界面介紹了簡單的測試程序。然后通過測試的結(jié)果說明了課題設(shè)計的系統(tǒng)實現(xiàn)了數(shù)據(jù)的基本采集和控制的情況，最后本文總結(jié)了研究的成果，并提出了改進的方向。
標簽： 無線數(shù)據(jù)傳輸 抄表系統(tǒng) 網(wǎng)絡(luò)遠程
上傳時間： 2013-07-04
上傳用戶：咔樂塢
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
