<strike id="gmgek"></strike>
在S3C2410平臺(tái)上做視頻顯示源碼,可以顯示圖片,觸碰螢?zāi)粫?huì)顯示座標(biāo)等
標(biāo)簽： S3C2410
上傳時(shí)間： 2014-01-25
上傳用戶：戀天使569
多媒體視頻程序設(shè)計(jì)--使用Delphi 第五章 源碼 5-1 攝像機(jī)啟動(dòng)流程 5-2 取得視頻設(shè)備驅(qū)動(dòng)器數(shù)量及信息 5-3 視頻采集窗口 5-4 攝像機(jī)聯(lián)機(jī)與離線 5-5 視頻設(shè)備驅(qū)動(dòng)器性能
標(biāo)簽： Delphi 攝像機(jī) 視頻 設(shè)備
上傳時(shí)間： 2017-03-31
上傳用戶：huangld
多媒體視頻程序設(shè)計(jì)--使用Delphi 第六章 源碼 6-1 視頻顯示模式 6-2 畫面顯示速度 6-3 顯示畫面尺寸調(diào)整
標(biāo)簽： Delphi 程序 模式 畫面
上傳用戶：chenbhdt
網(wǎng)路流視頻的一些基礎(chǔ)概念 包含基礎(chǔ)視頻介紹 流視頻傳輸概念等
標(biāo)簽：
上傳時(shí)間： 2017-06-18
上傳用戶：qq21508895
(Channel Estimation in OFDM Systems)正交分頻多工系統(tǒng)中的各種通道估測(cè)技術(shù)
標(biāo)簽： Estimation Channel Systems OFDM
上傳時(shí)間： 2016-01-22
上傳用戶：nanfeicui
產(chǎn)生頻率選擇性衰落的雷利通道，參數(shù)由天線結(jié)構(gòu)、OFDM系統(tǒng)的結(jié)構(gòu)與功率延時(shí)結(jié)構(gòu)來(lái)決定。
上傳時(shí)間： 2014-12-20
上傳用戶：lizhizheng88
單片機(jī)外圍器件實(shí)用手冊(cè) 輸入通道器件分冊(cè)
標(biāo)簽： 單片機(jī) 分 外圍器件 器件
上傳時(shí)間： 2013-06-13
上傳用戶：eeworm
專輯類-單片機(jī)專輯-258冊(cè)-4.20G 單片機(jī)外圍器件實(shí)用手冊(cè)-輸入通道器件分冊(cè)-595頁(yè)-10.4M.pdf
標(biāo)簽： 10.4 595 單片機(jī)
上傳時(shí)間： 2013-07-24
上傳用戶：diamondsGQ
直接數(shù)字頻率合成(DDS)是七十年代初提出的一種新的頻率合成技術(shù)，其數(shù)字結(jié)構(gòu)滿足了現(xiàn)代電子系統(tǒng)的許多要求，因而得到了迅速的發(fā)展?，F(xiàn)場(chǎng)可編程門陣列器件(FPGA)的出現(xiàn)，改變了現(xiàn)代電子數(shù)字系統(tǒng)的設(shè)計(jì)方法，提供了一種全新的設(shè)計(jì)模式。本論文結(jié)合這兩項(xiàng)技術(shù)，并利用單片機(jī)控制靈活的特點(diǎn)，開(kāi)發(fā)了一種雙通道波形發(fā)生器。在實(shí)現(xiàn)過(guò)程中，選用了Altera公司的EP1C6Q240C8芯片作為產(chǎn)生波形數(shù)據(jù)的主芯片，充分利用了該芯片的超大集成性和快速性。在控制芯片上選用ATMAL的AT89C51單片機(jī)作為控制芯片。本設(shè)計(jì)中，F(xiàn)PGA芯片的設(shè)計(jì)和與控制芯片的接口設(shè)計(jì)是一個(gè)難點(diǎn)，本文利用Altera的設(shè)計(jì)工具Quartus Ⅱ并結(jié)合Verilog-HDL語(yǔ)言，采用硬件編程的方法很好地解決了這一問(wèn)題。 本文首先介紹了波形發(fā)生器的研究背景和DDS的理論。然后詳盡地?cái)⑹隽擞肊P1C6Q240C8完成DDS模塊的設(shè)計(jì)過(guò)程，這是設(shè)計(jì)的基礎(chǔ)。接著分析了整個(gè)設(shè)計(jì)中應(yīng)處理的問(wèn)題，根據(jù)設(shè)計(jì)原理就功能上進(jìn)行了劃分，將整個(gè)儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個(gè)部分來(lái)實(shí)現(xiàn)。然后就這三個(gè)部分分別詳細(xì)地進(jìn)行了闡述。并且通過(guò)系列實(shí)驗(yàn)，詳細(xì)地分析了該波形發(fā)生器的功能、性能、實(shí)現(xiàn)和實(shí)驗(yàn)結(jié)果。最后，結(jié)合在設(shè)計(jì)中的一些心得體會(huì)，提出了本設(shè)計(jì)中的一些不足和改進(jìn)意見(jiàn)。通過(guò)實(shí)驗(yàn)說(shuō)明，本設(shè)計(jì)達(dá)到了預(yù)定的要求，并證明了采用軟硬件結(jié)合，利用FPGA實(shí)現(xiàn)基于DDS架構(gòu)的雙路波形發(fā)生器是可行的。
標(biāo)簽： FPGA DDS 雙通道
上傳時(shí)間： 2013-06-09
上傳用戶：wxhwjf
當(dāng)前，隨著電子技術(shù)的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大，要求數(shù)據(jù)傳送的速度也越來(lái)越快，傳統(tǒng)的數(shù)據(jù)傳輸方式已無(wú)法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術(shù)成為必然，DMA(直接存儲(chǔ)器訪問(wèn))技術(shù)就是較理想的解決方案之一，能夠滿足信息處理實(shí)時(shí)性和準(zhǔn)確性的要求。 本文以EDA工具、硬件描述語(yǔ)言和可編程邏輯器件(FPGA)為技術(shù)支撐，設(shè)計(jì)DMA控制器的總體結(jié)構(gòu)。在通道檢測(cè)模塊中，解決了信號(hào)抗干擾和請(qǐng)求信號(hào)撤銷問(wèn)題，并提出并行通道檢測(cè)算法；在優(yōu)先級(jí)管理模塊中提出了動(dòng)態(tài)優(yōu)先級(jí)端口響應(yīng)機(jī)制；在傳輸模塊中采用狀態(tài)機(jī)的設(shè)計(jì)思想設(shè)計(jì)多個(gè)通道的數(shù)據(jù)傳輸。通過(guò)各模塊問(wèn)題的解決及新方法的采用，最終設(shè)計(jì)出基于FPGA的多通道DMA控制器的IP軟核。實(shí)驗(yàn)仿真結(jié)果表明，本控制器傳輸速度較快，主頻達(dá)100MHz以上，且工作穩(wěn)定。
標(biāo)簽： FPGA DMA 多通道
上傳時(shí)間： 2013-05-16
上傳用戶：希醬大魔王
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<center id="wkokw"></center>
