信息化社會(huì)的到來以及IP技術(shù)的興起，正深刻的改變著電信網(wǎng)絡(luò)的面貌以及未來技術(shù)發(fā)展的走向。無線通信技術(shù)的發(fā)展為實(shí)現(xiàn)數(shù)字化社區(qū)提供了有力的保證。而視頻通信則成為多媒體業(yè)務(wù)的核心。如何在環(huán)境惡劣的無線環(huán)境中，實(shí)時(shí)傳輸高質(zhì)量的視頻面臨著巨大的挑戰(zhàn)，因此這也成為人們的研究熱點(diǎn)。 對(duì)于無線移動(dòng)信道來說，網(wǎng)絡(luò)的可用帶寬是有限的。由于多徑、衰落、時(shí)延擴(kuò)展、噪聲影響和信道干擾等原因，無線移動(dòng)通信不僅具有帶寬波動(dòng)的特點(diǎn)，而且信道誤碼率高，經(jīng)常會(huì)出現(xiàn)連續(xù)的、突發(fā)性的傳輸錯(cuò)誤。無線信道可用帶寬與傳輸速率的時(shí)變特性，使得傳輸?shù)目煽啃源鬄榻档汀?視頻播放具有嚴(yán)格的實(shí)時(shí)性要求，這就要求網(wǎng)絡(luò)為視頻的傳輸提供足夠的帶寬.有保障的延時(shí)和誤碼率。為了獲得可接受的重建視頻質(zhì)量，視頻傳輸至少需要28Kbps左右的帶寬。而且視頻傳輸對(duì)時(shí)延非常敏感。然而無線移動(dòng)網(wǎng)絡(luò)卻無法提供可靠的服務(wù)質(zhì)量。 基于無線視頻通信面臨的挑戰(zhàn)，本文在對(duì)新一代視頻編碼國際標(biāo)準(zhǔn)H.264/AVC研究的基礎(chǔ)上，主要在提高其編碼效率和H.264的無線傳輸抗誤碼性能，以及如何在嵌入式環(huán)境下實(shí)現(xiàn)H.264解碼器進(jìn)行了研究。 結(jié)合低碼率和幀內(nèi)刷新，提出一種針對(duì)感興趣區(qū)的可變幀內(nèi)刷新方法。實(shí)驗(yàn)表明該方法可以使用較少的碼率對(duì)感興趣區(qū)域進(jìn)行更好的錯(cuò)誤控制，以提高區(qū)域圖像質(zhì)量，同時(shí)能根據(jù)感興趣區(qū)及信道的狀況自動(dòng)調(diào)整宏塊刷新數(shù)量，充分利用有限的碼率。 為了有效的平衡編碼效率和抗誤碼能力的之間的矛盾，筆者提出了一種自適應(yīng)FMO(Flexible Macroblock Order)編碼方法，可根據(jù)圖像的復(fù)雜度自適應(yīng)地選擇編碼所需的FMO模式。仿真結(jié)果表明這種FMO編碼方式完全可行，且在運(yùn)動(dòng)復(fù)雜度頻繁變化時(shí)效果更加明顯，完全可應(yīng)用在環(huán)境惡劣的無線信道中。 在對(duì)嵌入式PXA270硬件結(jié)構(gòu)和X264研究的基礎(chǔ)上，基本實(shí)現(xiàn)了基于H.264的嵌入式解碼，在PXA270基礎(chǔ)上進(jìn)行環(huán)境的配置，定制WirtCE操作系統(tǒng)，并編譯、產(chǎn)生開發(fā)所用的SDK和下載內(nèi)核到目標(biāo)機(jī)。利用開發(fā)工具EVC實(shí)現(xiàn)在PC機(jī)上的實(shí)時(shí)開發(fā)和在線仿真調(diào)試，最終實(shí)現(xiàn)了對(duì)無差錯(cuò)H.264碼流實(shí)時(shí)解碼。
標(biāo)簽： 264 ARM 無線傳輸 差錯(cuò)控制
上傳時(shí)間： 2013-06-18
上傳用戶：也一樣請(qǐng)求
射頻識(shí)別技術(shù)(RFID，RadioFrequencyIdentification)是目前自動(dòng)識(shí)別技術(shù)發(fā)展的趨勢所在，更被譽(yù)為21世紀(jì)最重要的十大技術(shù)之一。當(dāng)成本這一始終阻礙RFID得到全面發(fā)展的問題在全球各國政府政策的支持下得到解決后，RFID得到了前所未有的廣泛發(fā)展和應(yīng)用。在條形碼逐步被RFID標(biāo)簽取代的今天，作為RFID系統(tǒng)核心組成部分的RFID閱讀器，有著極其廣泛的技術(shù)開發(fā)空間和市場前景。如何根據(jù)應(yīng)用的需要，設(shè)計(jì)出性能良好、使用方便并且具有相當(dāng)通用性的RFID閱讀器產(chǎn)品，是眾多企業(yè)和單位在應(yīng)用中會(huì)遇到的課題。 本文首先簡單介紹了RFID基本原理和RFID閱讀器系統(tǒng)結(jié)構(gòu)，然后結(jié)合工程項(xiàng)目的要求，介紹了一個(gè)基于ARM嵌入式平臺(tái)的便攜式RFID閱讀器的設(shè)計(jì)實(shí)現(xiàn)的實(shí)例。在設(shè)計(jì)和實(shí)現(xiàn)過程中，首先進(jìn)行了系統(tǒng)需求和特點(diǎn)的分析，結(jié)合系統(tǒng)便攜化和功能復(fù)雜性方面的特點(diǎn)以及ARM嵌入式系統(tǒng)的優(yōu)勢制定了系統(tǒng)方案并進(jìn)行了功能模塊劃分。然后在此基礎(chǔ)上設(shè)計(jì)了各模塊的硬件電路，編寫了相應(yīng)的驅(qū)動(dòng)和測試程序。并且利用這些驅(qū)動(dòng)和測試代碼在ADS環(huán)境下通過JTAG接口對(duì)電路進(jìn)行了調(diào)試和功能驗(yàn)證。接著采用802.11b/g方案對(duì)閱讀器進(jìn)行了無線組網(wǎng)的設(shè)計(jì)。此后在硬件系統(tǒng)的基礎(chǔ)上，簡述了Linux嵌入式操作系統(tǒng)下閱讀器軟件的開發(fā)。文章最后還介紹了將所設(shè)計(jì)實(shí)現(xiàn)的樣機(jī)投入實(shí)際應(yīng)用環(huán)境下的測試情況，詳細(xì)描述了測試的內(nèi)容、方法和結(jié)果。 文章試圖通過對(duì)一個(gè)閱讀器開發(fā)實(shí)例的詳細(xì)介紹，提出一套完整的閱讀器設(shè)計(jì)思路和流程，為學(xué)習(xí)和開發(fā)人員提供幫助。
標(biāo)簽： RFID ARM 嵌入式平臺(tái)
上傳時(shí)間： 2013-04-24
上傳用戶：hmr0452
本文以太陽能割草機(jī)器人為研究對(duì)象，以經(jīng)濟(jì)實(shí)用為研究目標(biāo)，主要研究了太陽能割草機(jī)器人的定位行走、能量管理、基于ARM的控制硬件構(gòu)成和軟件設(shè)計(jì)以及嵌入式數(shù)據(jù)庫系統(tǒng)構(gòu)建等關(guān)鍵技術(shù)。 全區(qū)域覆蓋路徑規(guī)劃一直是智能割草機(jī)研究的一個(gè)難點(diǎn)，本課題從相對(duì)定位入手，提出了一種以基站為參考原點(diǎn)建立全局坐標(biāo)的方法，其為路徑規(guī)劃提供了準(zhǔn)確的定位，消除了在路徑規(guī)劃過程中誤差的積累。根據(jù)太陽能電池板及蓄電池混合供能的特點(diǎn)設(shè)計(jì)了能量的人工智能決策系統(tǒng)-Agent反應(yīng)型決策系統(tǒng)，為能量的供應(yīng)提供了優(yōu)化的決策算法。控制系統(tǒng)是體現(xiàn)太陽能割草機(jī)器人智能化水平的關(guān)鍵部分，根據(jù)應(yīng)用要求，結(jié)合結(jié)構(gòu)簡單實(shí)用的理念，設(shè)計(jì)了太陽能割草機(jī)器人基于ARM中心控制模塊、電機(jī)控制模塊、傳感器系統(tǒng)以及定位系統(tǒng)模塊的硬件部分。在硬件設(shè)計(jì)的基礎(chǔ)上設(shè)計(jì)了操作系統(tǒng)以及嵌入式數(shù)據(jù)庫系統(tǒng)，并給出了每個(gè)模塊具體的算法。 本文主要研究的太陽能割草機(jī)器人控制系統(tǒng)，提供了一套低成本、切實(shí)可行的設(shè)計(jì)方案，具有一定的理論意義和實(shí)用價(jià)值。
標(biāo)簽： ARM 太陽能 機(jī)器人 控制系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：WANGLIANPO
作為交流異步電機(jī)控制的一種方式，矢量控制技術(shù)已成為高性能變頻調(diào)速系統(tǒng)的首選方案。矢量控制系統(tǒng)中，磁鏈的觀測精度直接影響到系統(tǒng)控制性能的好壞。在轉(zhuǎn)子磁鏈定向的矢量控制系統(tǒng)中，轉(zhuǎn)矩電流和勵(lì)磁電流能得到完全解耦[1]。一般而言，轉(zhuǎn)子磁鏈觀測有兩種方法:電流模型法和電壓模型法。磁鏈的電流模型觀測法中需要電機(jī)轉(zhuǎn)子時(shí)間常數(shù)，而轉(zhuǎn)子時(shí)間常數(shù)易受溫度和磁飽和影響。為克服這些缺點(diǎn)，需要對(duì)電機(jī)的轉(zhuǎn)子參數(shù)進(jìn)行實(shí)時(shí)觀測，但這樣將使得系統(tǒng)更加的復(fù)雜。磁鏈的電壓模型觀測法中不含轉(zhuǎn)子參數(shù)，受電機(jī)參數(shù)變化的影響較小。矢量控制計(jì)算量大，要求具有一定的實(shí)時(shí)性，從而對(duì)控制芯片的運(yùn)算速度提出了更高的要求。 本文介紹了一種異步電機(jī)矢量控制系統(tǒng)的設(shè)計(jì)方法，采用了電壓模型觀測器[2]對(duì)轉(zhuǎn)子磁鏈進(jìn)行估計(jì)，針對(duì)積分環(huán)節(jié)的誤差積累和直流漂移問題，采用了一種帶飽和反饋環(huán)節(jié)的積分器[3]來代替電壓模型觀測器中的純積分環(huán)節(jié)。整個(gè)算法在tms320f2812 dsp芯片上實(shí)現(xiàn)，運(yùn)算速度快，保證了系統(tǒng)具有很好的實(shí)時(shí)性。
上傳時(shí)間： 2013-04-24
上傳用戶：jhksyghr
本書是作者多年來從事通用變頻器控制系統(tǒng)設(shè)計(jì)與維護(hù)的教學(xué)和科研工 作的總結(jié)。它介紹了交流調(diào)速自動(dòng)控制系統(tǒng)設(shè)計(jì)的基礎(chǔ)知識(shí), 著重講述了通 用變頻器的工作原理及控制系統(tǒng)的構(gòu)造方法; 從實(shí)際工程出發(fā), 既介紹了單 機(jī)控制系統(tǒng)的組成, 又介紹了多機(jī)同步傳動(dòng)變頻器網(wǎng)絡(luò)控制系統(tǒng)的組成知 識(shí); 針對(duì)不同的生產(chǎn)工藝要求, 對(duì)通用變頻器的應(yīng)用方法、注意事項(xiàng)和維修 方法, 通過應(yīng)用實(shí)例都做了詳細(xì)介紹。
標(biāo)簽： 通用變頻器 調(diào)速控制
上傳時(shí)間： 2013-08-05
上傳用戶：dct灬fdc
UHF(Ultra High Frequency，超高頻)RFID(Radio Frequency Identification，射頻身份識(shí)別)技術(shù)是近幾年剛剛開始興起并得到迅速推廣應(yīng)用的一門新技術(shù)。該技術(shù)已被廣泛應(yīng)用于工業(yè)自動(dòng)化、商業(yè)自動(dòng)化、交通運(yùn)輸控制管理等眾多領(lǐng)域。但是，基于超高頻頻段讀寫器的研制在我國尚處于起步階段，傳統(tǒng)的超高頻讀寫器都是在單片機(jī)的基礎(chǔ)上實(shí)現(xiàn)的，這類讀寫器很難實(shí)現(xiàn)復(fù)雜的多任務(wù)功能；隨著經(jīng)濟(jì)的飛速發(fā)展，能夠與網(wǎng)絡(luò)互聯(lián)并且?guī)в胁僮飨到y(tǒng)的超高頻讀寫器越來越受人們的青睞與追求。針對(duì)這些問題，本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于ARMS3C2410微處理器和Linux操作系統(tǒng)的超高頻讀寫器，主要內(nèi)容有： (1)分析了射頻識(shí)別技術(shù)的發(fā)展歷程和前景，以嵌入式技術(shù)為研究背景，結(jié)合軟硬件開發(fā)平臺(tái)，給出了一種基于ARM和Linux的超高頻讀寫器設(shè)計(jì)思路，指出了選題研究的目的和意義。 (2)闡述了超高頻讀寫器的原理及其應(yīng)用，分析了讀寫器和標(biāo)簽之間進(jìn)行數(shù)據(jù)傳輸時(shí)所用到的相關(guān)技術(shù)；在給出超高頻讀寫器主要技術(shù)性能指標(biāo)及功能要求的基礎(chǔ)上給出了基于ARMS3C2410和Linux超高頻讀寫器系統(tǒng)的總體設(shè)計(jì)，同時(shí)對(duì)系統(tǒng)構(gòu)建過程中所用到的軟硬件進(jìn)行了器件選型。 (3)實(shí)現(xiàn)了超高頻讀寫器系統(tǒng)硬件電路的模塊設(shè)計(jì)，主要包括主控電路模塊、存儲(chǔ)電路模塊、電源模塊、以太網(wǎng)模塊、液晶顯示模塊以及射頻收發(fā)模塊；闡述了各模塊的組成原理與實(shí)現(xiàn)方法，完成了硬件電路的原理圖繪制及PCB制板。 (4)根據(jù)系統(tǒng)的軟件需求，構(gòu)建了一個(gè)進(jìn)行嵌入式開發(fā)所需的軟件平臺(tái)。建立了交叉編譯環(huán)境以及NFS開發(fā)調(diào)試環(huán)境；移植了系統(tǒng)啟動(dòng)所需的引導(dǎo)程序bootloader；實(shí)現(xiàn)了嵌入式Linux操作系統(tǒng)內(nèi)核、文件系統(tǒng)的配置與移植；給出了Linux系統(tǒng)下典型設(shè)備(觸摸屏、網(wǎng)絡(luò)接口、LCD)驅(qū)動(dòng)程序的移植方法。 (5)結(jié)合實(shí)驗(yàn)測試環(huán)境，對(duì)超高頻讀寫器輸出功率，讀寫器發(fā)送命令以及標(biāo)簽應(yīng)答波形進(jìn)行了測試與分析；對(duì)讀寫器的整機(jī)性能進(jìn)行了聯(lián)機(jī)測試，給出了讀寫器系統(tǒng)的實(shí)際運(yùn)行效果圖，同時(shí)對(duì)測試結(jié)果進(jìn)行了總結(jié)。 實(shí)際應(yīng)用結(jié)果表明，基于ARMS3C2410微處理器和Linux操作系統(tǒng)的超高頻讀寫器能夠?qū)崿F(xiàn)接入網(wǎng)絡(luò)的功能，其讀寫速度、識(shí)別率以及識(shí)別距離等技術(shù)性能指標(biāo)均達(dá)到或優(yōu)于設(shè)計(jì)標(biāo)準(zhǔn)要求，該讀寫器在與PC機(jī)連接的情況下能進(jìn)行數(shù)據(jù)處理，樣機(jī)系統(tǒng)運(yùn)行穩(wěn)定可靠，達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)。
上傳時(shí)間： 2013-07-25
上傳用戶：saharawalker
隨著科學(xué)技術(shù)的飛速發(fā)展，各科學(xué)領(lǐng)域?qū)y試技術(shù)提出了越來越高的要求。調(diào)速器試驗(yàn)臺(tái)是調(diào)試、校驗(yàn)調(diào)速器性能的一種試驗(yàn)工具，是船舶修造廠、尤其調(diào)速器修造專業(yè)廠必須具有的試驗(yàn)設(shè)備。基于ARM嵌入式平臺(tái)和uC/OS-II實(shí)時(shí)操作系統(tǒng)的嵌入式控制調(diào)速器試驗(yàn)臺(tái)是基于國內(nèi)外調(diào)速器測試技術(shù)的發(fā)展趨勢和工作的實(shí)際要求。本調(diào)速試驗(yàn)臺(tái)充分利用了嵌入式單片機(jī)技術(shù)和傳感器技術(shù)，通過采用多種傳感器采集系統(tǒng)所需要的數(shù)據(jù)，例如直流電機(jī)的轉(zhuǎn)速、調(diào)速器的齒條位移等等，經(jīng)過單片機(jī)系統(tǒng)處理并輸出結(jié)果來實(shí)現(xiàn)調(diào)速器試驗(yàn)臺(tái)的功能，并運(yùn)用新型的全彩液晶顯示屏將各種試驗(yàn)數(shù)據(jù)顯示出來。 本文主要是針對(duì)調(diào)速試驗(yàn)臺(tái)控制系統(tǒng)的研究，在分析了嵌入式軟硬件可實(shí)現(xiàn)模塊化設(shè)計(jì)的基礎(chǔ)上，借鑒了“開發(fā)平臺(tái)”的設(shè)計(jì)思想，首先，在ARM嵌入式最小系統(tǒng)的基礎(chǔ)上架構(gòu)通用的硬件平臺(tái)，對(duì)測控平臺(tái)的硬件結(jié)構(gòu)進(jìn)行設(shè)計(jì)，特別是對(duì)于關(guān)鍵的接口電路進(jìn)行了比較深入的研究，針對(duì)不同的應(yīng)用，集成了多種接口電路。其次，在實(shí)現(xiàn)嵌入式實(shí)時(shí)多任務(wù)操作系統(tǒng)uC/OS-II在ARM上可移植的基礎(chǔ)上，架構(gòu)了通用的軟件平臺(tái)，對(duì)接口電路驅(qū)動(dòng)程序進(jìn)行模塊化設(shè)計(jì)。最后，研究了基于參數(shù)實(shí)時(shí)可變型的一種新型的PID控制算法，并將此PID算法作為調(diào)速試驗(yàn)臺(tái)的控制算法。 通過對(duì)本系統(tǒng)的研究開發(fā)，提高了調(diào)速器試驗(yàn)臺(tái)的測試精度，也使性能更加穩(wěn)定可靠，實(shí)現(xiàn)了整個(gè)測試過程的自動(dòng)化，從而減輕了試驗(yàn)人員的勞動(dòng)強(qiáng)度，提高了工作效率，降低了試驗(yàn)成本，也同時(shí)消除了安全隱患，因此對(duì)本課題的研究具有較大的現(xiàn)實(shí)意義。
標(biāo)簽： ARM COS 調(diào)速器 試驗(yàn)臺(tái)
上傳時(shí)間： 2013-07-20
上傳用戶：ggwz258
隨著糾錯(cuò)編碼理論研究的不斷深入，糾錯(cuò)碼的實(shí)際應(yīng)用越來越廣泛。卷積碼作為其中重要的一種，已被大多數(shù)通信系統(tǒng)所采用。(2,1,7)卷積碼是一種短約束長度最佳碼，編、譯碼器易于實(shí)現(xiàn)，且具有較強(qiáng)的糾錯(cuò)能力。 本文研究了IEEE 802.11協(xié)議中(2,1,7)卷積碼編碼、交織解交織及其軟判決高速Viterbi譯碼的實(shí)現(xiàn)問題。 首先介紹了IEEE 802.11無線局域網(wǎng)標(biāo)準(zhǔn)及規(guī)范，然后介紹了信道編解碼中卷積碼編碼及Viterbi譯碼算法和FPGA 設(shè)計(jì)方法，接著通過對(duì)(2,1,7)卷積碼特點(diǎn)的具體分析，吸取目前Viterbi譯碼算法和交織解交織算法的優(yōu)點(diǎn)，采取一系列的改進(jìn)措施，基于FPGA實(shí)現(xiàn)了IEEE 802.11信道編解碼及交織和解交織系統(tǒng)。這些改進(jìn)措施包括采用并行FIFO、改進(jìn)的ACS 單元、流水式塊處理結(jié)構(gòu)、改進(jìn)的SMDO方法、雙重交織策略，使得在同樣時(shí)鐘速率下，系統(tǒng)的性能大幅度提高。最后將程序下載到Altera公司的Cyclone 系列的FPGA(型號(hào)EP1C6Q240C8)器件上進(jìn)測試，并對(duì)測試結(jié)果作了簡單分析。
上傳時(shí)間： 2013-05-25
上傳用戶：00.00
本文首先介紹了利用FPGA設(shè)計(jì)數(shù)字電路系統(tǒng)的流程和雷達(dá)數(shù)字信號(hào)處理的主要內(nèi)容。 在第二章中主要闡述了FIR數(shù)字濾波器的窗函數(shù)設(shè)計(jì)方法，并應(yīng)用FIR濾波器設(shè)計(jì)數(shù)字動(dòng)目標(biāo)顯示和數(shù)字動(dòng)目標(biāo)檢測系統(tǒng)；脈沖壓縮處理是現(xiàn)代雷達(dá)信號(hào)處理的一個(gè)重要組成部分，線性調(diào)頻信號(hào)和二相巴克碼的脈沖壓縮處理方法在第三章做了重點(diǎn)描述。 Cyclone系列芯片是高性價(jià)比，基于1.5V、0.13um采用銅制層的SRAM工藝。它是第一種支持配置數(shù)據(jù)解壓的FPGA芯片。論文設(shè)計(jì)的最后部分是利用Altera公司Cyclone系列FPGA芯片EP1C6F256C6和EPCS4配置芯片設(shè)計(jì)設(shè)計(jì)SD轉(zhuǎn)換器，在QuartusⅡ4.0下采用VHDL語言和邏輯電路圖結(jié)合的設(shè)計(jì)方法，經(jīng)過仿真并最終實(shí)現(xiàn)了硬件設(shè)計(jì)。 設(shè)計(jì)結(jié)果表明電路性能可靠，SD轉(zhuǎn)換的精度較高，完全滿足設(shè)計(jì)的要求。
標(biāo)簽： FPGA 雷達(dá)信號(hào)處理 中的設(shè)計(jì)
上傳時(shí)間： 2013-06-26
上傳用戶：華華123
近年來,隨著微電子技術(shù)的高速發(fā)展,數(shù)字圖像壓縮編碼技術(shù)的逐漸成熟,實(shí)時(shí)圖象處理在多媒體、HDTV、圖像通信等領(lǐng)域有著越來越廣泛的應(yīng)用,圖像壓縮/解壓的IC芯片也已成為多媒體技術(shù)的核心,實(shí)現(xiàn)這些算法芯片的研究成為信息產(chǎn)業(yè)的新熱點(diǎn).該文基于FPGA設(shè)計(jì)了JPEG圖像壓縮編解碼芯片,通過改進(jìn)算法優(yōu)化結(jié)構(gòu),在合理地利用硬件資源的條件下,有效地挖掘出算法內(nèi)在的并行性.在JPEG編碼器設(shè)計(jì)中,改進(jìn)了JEONG的DCT變換算法,采用流水線優(yōu)化算法解決時(shí)間并行性問題,提高了DCT/IDCT模塊的運(yùn)算速度;設(shè)計(jì)了基于查找表結(jié)構(gòu)的定點(diǎn)乘法器,便于在設(shè)計(jì)中共享乘法單元,以適應(yīng)流水線設(shè)計(jì)的要求;依據(jù)Huffman編碼表的規(guī)律性,采用并行查找表結(jié)構(gòu),用較少的存儲(chǔ)單元完成Huffman編解碼的運(yùn)算,同時(shí)也提高了編解碼速度.在JPEG解碼器設(shè)計(jì)中,根據(jù)Huffman碼字本身的特點(diǎn)和JPEG標(biāo)準(zhǔn),設(shè)計(jì)了一種Huffman碼字分組結(jié)構(gòu),基于該結(jié)構(gòu)提出分組Huffman查找表及地址編碼的設(shè)計(jì)方法,進(jìn)而完成了新的快速Huffman解碼算法及其模塊設(shè)計(jì).整個(gè)設(shè)計(jì)及其各個(gè)模塊都在ALTERA公司的EDA工具QUARTUSII平臺(tái)上進(jìn)行了邏輯綜合及功能和時(shí)序仿真.綜合和仿真結(jié)果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達(dá)到了較高的工作頻率,在速度和資源利用率方面均達(dá)到了較優(yōu)的狀態(tài),可滿足實(shí)時(shí)JPEG圖像編解碼的要求.在邏輯設(shè)計(jì)的基礎(chǔ)上,該設(shè)計(jì)可以進(jìn)一步作硬件仿真和實(shí)驗(yàn),將源代碼燒錄進(jìn)FPGA芯片,作為獨(dú)立器件或有自主知識(shí)產(chǎn)權(quán)的JPEG IP模塊,應(yīng)用于可視電話、手機(jī)和會(huì)議電視等低成本JPEG編解碼系統(tǒng)的實(shí)現(xiàn).
標(biāo)簽： FPGA JPEG 編解碼 芯片設(shè)計(jì)
上傳時(shí)間： 2013-05-31
上傳用戶：yuying4000
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
