基于彩色路徑識別的視覺導(dǎo)航方法是當前自動導(dǎo)航小車領(lǐng)域的研究熱點和方向。視覺導(dǎo)航是指根據(jù)地面路徑和被控對象之間的位置偏差控制其運行的方向，因此，地面彩色路徑圖像的攝取及其識別處理就成為視覺導(dǎo)航系統(tǒng)中的基礎(chǔ)和關(guān)鍵。在當前的視覺導(dǎo)航系統(tǒng)設(shè)計中，圖像處理的硬件平臺都是基于通用微處理器，嵌入式微處理器或者DSP進行設(shè)計的。這些處理器一個共同的特點就是數(shù)據(jù)串行處理，而圖像處理過程涉及大量的并行處理操作，因此傳統(tǒng)的串行處理方式滿足不了圖像處理的實時性要求。 鑒于微處理器這方面的不足，作者提出一種使用FPGA實現(xiàn)圖像識別的并行處理方案，并據(jù)此設(shè)計一個智能圖像傳感器。該傳感器采用先進的FPGA技術(shù)，將圖像采集及其顯示，路徑的識別處理以及通信控制等模塊集成在一個芯片上，形成一個片上系統(tǒng)(SOC)。其主要功能是對所采集的彩色路徑圖像進行識別處理，獲得彩色路徑的坐標及其方向角，并將處理結(jié)果發(fā)送給上位機，為自動導(dǎo)航提供控制依據(jù)。 本文將彩色路徑的識別處理過程劃分為三個階段，第一階段為顏色聚類識別，以獲得二值路徑圖像，第二階段為數(shù)學(xué)形態(tài)學(xué)運算，用于對第一階段中獲得的二值圖像進行去斑處理，第三階段為路徑中心線的定位及其方向角的測量。圖像傳感器與上位機的通信采用異步串行方式，由于上位機需要控制該傳感器執(zhí)行多種任務(wù)，作者定義一種基于異步串行通信的應(yīng)用層協(xié)議，用于上位機對傳感器的控制。在圖像的顯示中，為了彌補圖像采集的速率和VGA顯示速率的不匹配，作者提出一種基于單端口存儲器的圖像幀緩沖機制，通過VGA接口將采集的圖像實時地顯示出來。 根據(jù)上述思想，作者完成了系統(tǒng)的硬件電路設(shè)計，并對整個系統(tǒng)進行了現(xiàn)場調(diào)試。調(diào)試結(jié)果表明，傳感器系統(tǒng)的各個模塊都能正常工作，F(xiàn)PGA中的數(shù)字邏輯電路能夠?qū)崟r地將路徑從圖像中準確地識別出來，.充分體現(xiàn)了FPGA對路徑圖像的高速處理優(yōu)勢，達到了設(shè)計預(yù)期目標，在一定程度上豐富了路徑圖像識別處理的技術(shù)和方法。
上傳時間： 2013-04-24
上傳用戶：ghostparker
建立了雙容水箱系統(tǒng)的數(shù)學(xué)模型，采用串級控制方案對雙容水箱液位系統(tǒng)進行控制，控制算法采用數(shù)字PID。確定了硬件設(shè)備，制作了雙容水箱液位控制系統(tǒng)。采用力控5.0 版組態(tài)軟件，對整個液位控制系統(tǒng)進行組態(tài)，構(gòu)
標簽： 力控組態(tài) 軟件 液位控制系統(tǒng)
上傳時間： 2013-07-27
上傳用戶：harveyhan
AD系列芯片 1.模數(shù)轉(zhuǎn)換器 AD1380JD 16位 20us高性能模數(shù)轉(zhuǎn)換器(民用級) AD1380KD 16位 20us高性能模數(shù)轉(zhuǎn)換器(民用級) AD1671JQ 12位 1.25MHz采樣速率 帶寬2MHz模數(shù)轉(zhuǎn)換器(民用級) AD1672AP 12位 3MHz采樣速率 帶寬20MHz單電源模數(shù)轉(zhuǎn)換器(工業(yè)級) AD1674JN 12位 100KHz采樣速率 帶寬500KHz模數(shù)轉(zhuǎn)換器(民用級) AD1674AD 12位 100KHz采樣速率 帶寬500KHz模數(shù)轉(zhuǎn)換器(工業(yè)級)
標簽： AD芯片
上傳時間： 2013-05-19
上傳用戶：ljmwh2000
電梯群控系統(tǒng)是一種控制三臺或以上電梯的控制系統(tǒng)，旨在提高對電梯乘客的服務(wù)質(zhì)量并減少成本，如：電梯的功耗。目前大多數(shù)的電梯群控系統(tǒng)采用的是“大廳呼叫指派”的方法來指派電梯去響應(yīng)乘客的呼梯。在這種方法中，電梯群控系統(tǒng)將根據(jù)目前建筑內(nèi)的客流量來選擇最合適的電梯。在充分研究了當前普遍應(yīng)用的電梯群控算法后，本文提出了一種基于模糊算法的電梯群控算法，該算法可根據(jù)不同的客流量模式對整個建筑中的電梯群進行派梯策略的調(diào)整，并在此基礎(chǔ)上，加入了經(jīng)驗調(diào)整參數(shù)，使該算法增加了記憶調(diào)整功能。 本文在Matlab上對改進的算法進行了相關(guān)建模驗證。驗證結(jié)果表明，相比只是應(yīng)用類似模糊算法的電梯群控算法，本算法對于客流量模式相對穩(wěn)定的大型寫字樓等對群控系統(tǒng)要求比較嚴格的樓宇更為適用，即擁有更好的應(yīng)用前景。 本文還對所提出的算法在工程上采用FPGA進行應(yīng)用做了一定的研究。在用C程序建立該算法的基礎(chǔ)上采用了在Xilinx VirtexII Pro開發(fā)板上運行MicroBlaze軟IP核的方法對該算法進行了調(diào)試并運行成功。得到的運行結(jié)果與用Matlab驗證的結(jié)果一致。證明了該算法在工程上的可應(yīng)用性。
標簽： FPGA 電梯群控系統(tǒng) 分
上傳時間： 2013-07-02
上傳用戶：壞壞的華仔
目前，數(shù)字信號處理廣泛應(yīng)用于通信、雷達、聲納、語音與圖像處理等領(lǐng)域，信號處理算法理論己趨于成熟，但其具體硬件實現(xiàn)方法卻值得探討。FPGA是近年來廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點，大大推動了數(shù)字系統(tǒng)設(shè)計的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設(shè)計周期、提高了設(shè)計的靈活性和可靠性，在超高速信號處理和實時測控方面有非常廣泛的應(yīng)用。本文對FPGA的數(shù)據(jù)采集與處理技術(shù)進行研究，基于FPGA在數(shù)據(jù)采樣控制和信號處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點，把FPGA作為整個數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究內(nèi)容如下： FPGA的單片系統(tǒng)研究。針對數(shù)據(jù)采集與處理，對FPGA進行選型，設(shè)計了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個控制系統(tǒng)分為三個部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊。 多通道采樣控制模塊的設(shè)計。利用4片AD7506和一片AD7862對64路模擬量進行周期采樣，分別設(shè)計了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計。FFT算法在數(shù)字信號處理中占有重要的地位，因此本文研究了FFT的硬件實現(xiàn)結(jié)構(gòu)，提出了用FPGA實現(xiàn)FFT的一種設(shè)計思想，給出了總體實現(xiàn)框圖。分別設(shè)計了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運算單元，存儲器，控制器，并分別進行了仿真。重點設(shè)計實現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計實現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運算速度，降低了運算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機控制器成功地對各個模塊進行了有序、協(xié)調(diào)的控制。 存儲控制模塊的設(shè)計。利用閃存芯片K9K1G08UOA對采集處理后的數(shù)據(jù)進行存儲，設(shè)計了FPGA與閃存的硬件連接，設(shè)計了存儲控制模塊。 本文對FFT算法的硬件實現(xiàn)進行了研究，結(jié)合單片系統(tǒng)的特點，把整個系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊進行設(shè)計和仿真。設(shè)計采用VHDL編寫程序的源代碼。仿真測試結(jié)果表明，此FPGA單片系統(tǒng)可完成對實時信號的高速采集與處理。
標簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時間： 2013-07-06
上傳用戶：eclipse
我公司開發(fā)小家電常用的芯片列表，用在腳浴盆控制板，LED控制板，咖啡機，果汁機，電話機，對講機，安防設(shè)備，工礦燈等
上傳時間： 2013-07-03
上傳用戶：hjshhyy
隨著系統(tǒng)芯片(SoC)設(shè)計復(fù)雜度不斷增加，使得縮短面市時間的壓力越來越大。雖然IP核復(fù)用大大減少了SoC的設(shè)計時間，但是SoC的驗證仍然非常復(fù)雜耗時。SoC和ASIC的最大不同之處在于它的規(guī)模和復(fù)雜的系統(tǒng)性，除了大量硬件模塊之外，SoC還需要大量的同件和軟件，如操作系統(tǒng)，驅(qū)動程序以及應(yīng)用程序等。面對SoC數(shù)目眾多的硬件模塊，復(fù)雜的嵌入式軟件，由于軟件仿真速度和仿真模犁的局限性，驗證往往難以達到令人滿意的要求，耗費了大最的時間，將給系統(tǒng)芯片的上市帶來嚴重的影響。為了減少此類情況的發(fā)生，在流樣片之前，進行基于FPGA的系統(tǒng)原型驗證，即在FPGA上快速地實現(xiàn)SoC設(shè)計中的硬件模塊，讓軟件模塊在真正的硬件環(huán)境中高速運行，從而實現(xiàn)SoC設(shè)計的軟硬件協(xié)同驗證。這種方法已經(jīng)成為SoC設(shè)計流程前期階段常用的驗證方法。 在簡要分析幾種業(yè)內(nèi)常用的驗證技術(shù)的基礎(chǔ)上，本文重點闡述了基于FPGA的SoC驗證流程與技術(shù)。結(jié)合Mojox數(shù)碼相機系統(tǒng)芯片(以下簡稱為Mojox SoC)的FPGA原型驗證平臺的設(shè)計，介紹了Mojox FPGA原型驗證平臺的硬件設(shè)計過程和Mojox SoC的FPGA原型實現(xiàn)，并采用基于模塊的FPGA設(shè)計實現(xiàn)方法，加快了原型驗證的工作進程。 本文還介紹了Mojox SoC中ARM固件和PC應(yīng)用軟件等原型軟件的設(shè)計實現(xiàn)以及原型驗證平臺的軟硬協(xié)同驗證的過程。通過軟硬協(xié)同驗證，本文實現(xiàn)了PC機對整個驗證平臺的摔制，達到了良好的驗證效果，且滿足了預(yù)期的設(shè)計要求。
標簽： SoC 系統(tǒng)芯片 原型 驗證技術(shù)
上傳時間： 2013-07-02
上傳用戶：dsgkjgkjg
聲控彩燈電路及制作
上傳時間： 2013-04-24
上傳用戶：海陸空653
在過去的十幾年間，F(xiàn)PGA取得了驚人的發(fā)展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質(zhì)量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統(tǒng)性能的重要因素。現(xiàn)在，解決時鐘延時問題主要使用時鐘延時補償電路。 為了消除FPGA芯片內(nèi)的時鐘延時，減小時鐘偏差，本文設(shè)計了內(nèi)置于FPGA芯片中的延遲鎖相環(huán)，采用一種全數(shù)字的電路結(jié)構(gòu)，將傳統(tǒng)DLL中的用模擬方式實現(xiàn)的環(huán)路濾波器和壓控延遲鏈改進為數(shù)字方式實現(xiàn)的時鐘延遲測量電路，和延時補償調(diào)整電路，配合特定的控制邏輯電路，完成時鐘延時補償。在輸入時鐘頻率不變的情況下，只需一次調(diào)節(jié)過程即可完成輸入輸出時鐘的同步，鎖定時間較短，噪聲不會積累，抗干擾性好。 在Smic0.18um工藝下，設(shè)計出的時鐘延時補償電路工作頻率范圍從25MHz到300MHz，最大抖動時間為35ps，鎖定時間為13個輸入時鐘周期。另外，完成了時鐘相移電路的設(shè)計，實現(xiàn)可編程相移，為用戶提供與輸入時鐘同頻的相位差為90度，180度，270度的相移時鐘；時鐘占空比調(diào)節(jié)電路的設(shè)計，實現(xiàn)可編程占空比，可以提供占空比為50/50的時鐘信號；時鐘分頻電路的設(shè)計，實現(xiàn)頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時鐘。
標簽： FPGA 應(yīng)用于 全數(shù)字 鎖相環(huán)
上傳時間： 2013-07-06
上傳用戶：LouieWu
單片機AT98C2051與語音芯片ISD2560組成的電腦語音系統(tǒng)的設(shè)計方法， 給出了電腦語音系統(tǒng)的實際電路、錄放音程序框圖以及源程序。利用該方法設(shè)計的電腦語音系統(tǒng)具有硬件電路簡單， 調(diào)試方便， 實用性強等特點， 并可作為電腦語音服務(wù)系統(tǒng)的語音板
上傳時間： 2013-04-24
上傳用戶：青春123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
