用VerilogHDL實現基于FPGA的通用分頻器的設計
標簽： VerilogHDL FPGA 分頻器
上傳時間： 2015-01-02
上傳用戶：oooool
J-LIN仿真器操作步驟，J-LIN仿真器操作步驟。
標簽： J-LIN 仿真器 操作
上傳時間： 2013-10-31
上傳用戶：1966640071
本人自已寫的一個24點的計算器 希望大家多多的幫我改正。 有什麼更好的算法，還請指點!
標簽： 家 正 算法
上傳時間： 2014-01-25
上傳用戶：z754970244
樸素貝葉斯分類器（Navie Bayesian Classifier）識別鼠標輸入的字母A～J
標簽： Classifier Bayesian Navie 貝葉斯
上傳時間： 2015-03-08
上傳用戶：chfanjiang
利用雙層感知器神經網絡處理線性不可分的分類問題
標簽： 雙層 分 分類 神經網絡
上傳時間： 2013-12-22
上傳用戶：zuozuo1215
一個曼徹斯特編碼解碼器以及差分曼徹斯特編碼解碼程序，Vc＋＋6下編譯通過
標簽： 曼徹斯特 差分 編碼解碼器 曼徹斯特編碼
上傳時間： 2015-03-19
上傳用戶：LIKE
自己編的一個分頻器的程序模版 雖然原理很簡單，經過多次實踐很實用 被多次用在其它的程序中
標簽： 分頻器 程序 模版
上傳時間： 2015-03-20
上傳用戶：cjf0304
定時器程序 采用89c2051 SL存放秒的個位數 SH存放秒的十位數 ML存放分的個位數 MH存放分的十位數 HL存放時的個位數 HH存放時的十位數
標簽： 89c2051 分 定時器 程序
上傳用戶：yxgi5
2051控制兩組LED交叉顯示的99分定時器源代碼。
標簽： 2051 LED 控制 分
上傳時間： 2014-01-17
上傳用戶：luke5347
基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA
標簽： CPLD-FPGA 整數 分頻器
上傳時間： 2015-04-09
上傳用戶：凌云御清風
蟲蟲下載站版權所有 京ICP備2021023401號-1
