用VerilogHDL實現基于FPGA的通用分頻器的設計
資源簡介:用VerilogHDL實現基于FPGA的通用分頻器的設計
上傳時間: 2013-10-28
上傳用戶:xiaoxiang
資源簡介:用VerilogHDL實現基于FPGA的通用分頻器的設計
上傳時間: 2015-01-02
上傳用戶:oooool
資源簡介:用Verilog實現基于FPGA的通用分頻器
上傳時間: 2013-08-30
上傳用戶:xingyuewubian
資源簡介:用Verilog實現基于FPGA的通用分頻器
上傳時間: 2015-08-20
上傳用戶:songrui
資源簡介:基于Quartus II的數控分頻器的項目設計,實現對時鐘信號的任意進制分頻,包含了項目文件和VHDL源代碼
上傳時間: 2017-07-18
上傳用戶:yangbo69
資源簡介:自己編的一個分頻器的程序模版 雖然原理很簡單,經過多次實踐很實用 被多次用在其它的程序中
上傳時間: 2015-03-20
上傳用戶:cjf0304
資源簡介:用verilog實現了奇數和偶數不同的分頻器設計
上傳時間: 2016-07-11
上傳用戶:jhjjh
資源簡介:用vhdl實現占空比1:1的通用分頻模塊,非常實用,歡迎大家下載
上傳時間: 2013-12-19
上傳用戶:皇族傳媒
資源簡介:基于VDHL的38譯碼器的實現與58分頻器的實現 FPGA主芯片:CycloneII EP2C35F672C6
上傳時間: 2014-01-17
上傳用戶:banyou
資源簡介:該文檔為基于FPGA的分頻器的設計與實現簡介文檔,是一份很不錯的參考資料,具有較高參考價值,感興趣的可以下載看看………………
上傳時間: 2021-11-15
上傳用戶:
資源簡介:該文檔為一種基于FPGA的分頻器的實現講解文檔,是一份很不錯的參考資料,具有較高參考價值,感興趣的可以下載看看………………
上傳時間: 2021-12-01
上傳用戶:
資源簡介:基于CPLD-FPGA的半整數分頻器的設計,用于設計EDA
上傳時間: 2013-09-03
上傳用戶:pioneer_lvbo
資源簡介:數控分頻器的輸出信號頻率為輸入數據的函數。用傳統的方法設計,其設計過程和電路都比較復雜,且設計成 果的可修改性和可移植性都較差。基于VHDL 的數控分頻器設計,整個過程簡單、快捷,極易修改,可移植性強。他可利用 并行預置數的加法計數器和減法計數器實現...
上傳時間: 2014-11-29
上傳用戶:1051290259
資源簡介:基于CPLD-FPGA的半整數分頻器的設計,用于設計EDA
上傳時間: 2015-04-09
上傳用戶:凌云御清風
資源簡介:本文介紹了兩種分頻系數為整數或半整數的可控分頻器的設計方法。其中之一可以實現50%的奇數分頻。利用VHDL語言編程,并用QUARTERS||4.0進行仿真,用 FPGA 芯片實現。 關鍵詞:半整數,可控分頻器,VHDL, FPGA
上傳時間: 2015-11-27
上傳用戶:tyler
資源簡介:一個基于CPLD/FPGA的半整數分頻器的設計的文檔資料
上傳時間: 2016-07-13
上傳用戶:CHENKAI
資源簡介:FPGA上實現的最小是0.5分頻的任意分頻器
上傳時間: 2017-03-24
上傳用戶:417313137
資源簡介:該文檔為FPGA_ASIC-基于CPLD、FPGA的半整數分頻器的設計講解文檔,是一份很不錯的參考資料,具有較高參考價值,感興趣的可以下載看看………………
上傳時間: 2022-02-26
上傳用戶:slq1234567890
資源簡介:占空比1:1的通用分頻模塊
上傳時間: 2013-12-10
上傳用戶:evil
資源簡介:這是用VHDL語言寫的32位分頻器的程序,可直接運行,看結果,歡迎使用。多指正,交流。
上傳時間: 2015-05-11
上傳用戶:chenlong
資源簡介:基于VHDL語言描述的一個分頻器,根據端口值,可作為四分頻,八分頻等分頻器使用。
上傳時間: 2013-12-31
上傳用戶:集美慧
資源簡介:常用2、4、6及任意偶數分頻器的VHDL代碼實現(原創)
上傳時間: 2013-12-17
上傳用戶:330402686
資源簡介:常用1、3、5及任意奇數分頻器的VHDL代碼實現(原創)
上傳時間: 2013-12-26
上傳用戶:rishian
資源簡介:關于用觸發器構建簡單分頻器的介紹文檔,圖文并茂,講解詳細
上傳時間: 2015-09-27
上傳用戶:wang5829
資源簡介:由VHDL 語言實現的數控分頻 利用的是QUARTUES環境已經得到驗證
上傳時間: 2014-01-12
上傳用戶:teddysha
資源簡介:基于vhdl的數控分頻器設計的源代碼及仿真
上傳時間: 2016-02-11
上傳用戶:410805624
資源簡介:本系統采用51單片機和一些用做分頻器的數字芯片,用液晶顯示頻率值。可以精確到小數點后兩位,響應時間短。
上傳時間: 2013-12-03
上傳用戶:ztj182002
資源簡介:半整數分頻器的實現(verilog),本文以6.5分頻為例!很實用的!
上傳時間: 2014-08-20
上傳用戶:pompey
資源簡介:verilog實現的奇數分頻器 針對任何規模的奇數分頻
上傳時間: 2017-06-19
上傳用戶:GavinNeko
資源簡介:數控分頻器的設計數控分頻器的功能就是當在輸入端給定不同輸入數據時,將對輸入的時鐘信號有不同的分頻比,數控分頻器就是用計數值可并行預置的加法計數器設計完成的,方法是將計數溢出位與預置數加載輸入信號相接即可。
上傳時間: 2016-10-13
上傳用戶:wangzhen1990