<delect id="w4mco"></delect>
EDA工程建模及其管理方法研究2 1 隨著微電子技術與計算機技術的日益成熟，電子設計自動化(EDA)技術在電子產品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設計應用中顯得越來越重要。EDA技術采用“自上至下”的設計思想，允許設計人員能夠從系統功能級或電路功能級進行產品或芯片的設計，有利于產品在系統功能上的綜合優化，從而提高了電子設計項目的協作開發效率，降低新產品的研發成本。 近十年來，EDA電路設計技術和工程管理方面的發展主要呈現出兩個趨勢： (1) 電路的集成水平已經進入了深亞微米的階段，其復雜程度以每年58％的幅度迅速增加，芯片設計的抽象層次越來越高，而產品的研發時限卻不斷縮短。 (2) IC芯片的開發過程也日趨復雜。從前期的整體設計、功能分，到具體的邏輯綜合、仿真測試，直至后期的電路封裝、排版布線，都需要反復的驗證和修改，單靠個人力量無法完成。IC芯片的開發已經實行多人分組協作。由此可見，如何提高設計的抽象層次，在較短時間內設計出較高性能的芯片，如何改進EDA工程管理，保證芯片在多組協作設計下的兼容性和穩定性，已經成為當前EDA工程中最受關注的問題。
上傳時間： 2013-11-10
上傳用戶：yan2267246
在魚雷技術發展中，低截獲概率技術（LPI）的采用大大提高魚雷的作戰能力，同時也對截獲信號提出了更高的要求。本文將基于小波分析的檢測方法，具體對有效的低截獲特征信號信號進行檢測，相比于短時傅里葉變換的基礎上，采用Daubechies5小波對信號進行分解變換，證明小波分析方法的有效性及優越性。
上傳時間： 2013-10-22
上傳用戶：lht618
探地雷達回波信號是一種非平穩非線性信號，其中不僅包含地下埋藏物的目標信號，還包含有可能掩藏目標信號的直達波信號，給目標的識別帶來困難。文中采用HHT方法對探地雷達回波信號進行特征分析，提取回波信號的IMF分量的瞬時頻率作為特征向量。實驗結果表明，用HHT方法提取特征可較好的避免直達波影響，該方法是可行而有效的，為進一步鑒別地下埋藏物提供了新的思想和方法。
上傳時間： 2013-10-22
上傳用戶：hjkhjk
為了提高語音信號的識別率，提出了一種改進的LPCC參數提取方法。該方法先對語音信號進行預加重、分幀加窗處理，然后進行小波分解，在此基礎上提取LPCC參數，從而構成新向量作為每幀信號的特征參數。最后采用高斯混合模型（GMM）進行說話人語音識別，實驗表明新特征參數取得了較好的識別率。
上傳時間： 2013-10-10
上傳用戶：asdgfsdfht
為了模擬圖像分類任務中待分類目標的可能分布，使特征采樣點盡可能集中于目標區域，基于Yang的有偏采樣算法提出了一種改進的有偏采樣算法。原算法將目標基于區域特征出現的概率和顯著圖結合起來，計算用于特征采樣的概率分布圖，使用硬編碼方式對區域特征進行編碼，導致量化誤差較大。改進的算法使用局部約束性編碼代替硬編碼，并且使用更為精確的后驗概率計算方式以及空間金字塔框架，改善了算法性能。在PASCAL VOC 2007和2010兩個數據集上進行實驗，平均精度比隨機選取的特征采樣方法能夠提高約0.5%，驗證了算法的有效性。
上傳時間： 2013-10-24
上傳用戶：wawjj
提出了一種改進的基于直接頻率合成技術（DDS）的任意波形發生器在現場可編程門陣列（FPGA）上的實現方法。首先將三角波、正弦波、方波和升/降鋸齒波的波形數據寫入片外存儲器，當調用時再將相應的數據移入FPGA的片上RAM，取代分區塊的將所有類型波形數據同時存儲在片上RAM中的傳統方法；再利用正弦波和三角波的波形在4個象限的對稱性以及鋸齒波的線性特性，通過硬件反相器對波形數據和尋址地址值進行處理，實現了以1/4的數據量還原出精度不變的模擬信號，從而將整體的存儲量減小為原始設計方案的5%。經驗證，這種改進方法正確可行，能夠大大降低開發成本。
上傳時間： 2013-12-25
上傳用戶：日光微瀾
提出了一種基于相關分析的飛機目標識別方法。該方法利用飛機圖像低頻和高頻部分合成濾波器模板，能達到很高識別率與很低的等錯率。該研究旨在提高飛機識別的準確率和降低出錯率，采用一種基于相關分析的飛機目標識別方法。該方法通過對采集的飛機圖像做去除背景、降噪、圖像增強、二值化和歸一化處理，將飛機圖像低頻和高頻部分合成濾波器模板，通過特征比對達到識別飛機的目的。利用Matlab 7.0做10種飛機的識別實驗，得出了95.47%識別率和0.04%等錯率的結論，識別率和等錯率均優于不變矩法、三維識別方法、基于小波分析和矩不變量的方法，印證了筆者提出的基于相關分析的飛機目標識別方法的優越性。在飛機圖像數據庫上的實驗結果表明，該方法是可行的。
上傳時間： 2013-11-03
上傳用戶：manlian
EDA （Electronic Design Automation）即“電子設計自動化”，是指以計算機為工作平臺，以EDA軟件為開發環境，以硬件描述語言為設計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產品自動化設計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統設計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設計開發領域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業軟件公司，業內最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產品而開發的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導體器件廠商，具有良好的標準化和兼容性，適合于學術研究單位使用，但系統復雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優化設計，提高資源利用率，降低功耗，改善性能，比較適合產品開發單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發環境 由半導體公司提供，基本上可以完成從設計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優勢是功能全集成化，可以加快動態調試，縮短開發周期；缺點是在綜合和仿真環節與專業的軟件相比，都不是非常優秀的。 (2) 綜合類 這類軟件的功能是對設計輸入進行邏輯分析、綜合和優化，將硬件描述語句（通常是系統級的行為描述語句）翻譯成最基本的與或非門的連接關系（網表），導出給PLD/FPGA廠家的軟件進行布局和布線。為了優化結果，在進行較復雜的設計時，基本上都使用這些專業的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復雜一些的設計，一般需要使用這些專業的仿真軟件。因為同樣的設計輸入，專業軟件的仿真速度比集成環境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優化能力突出，有的仿真模擬功能強，好在多數工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設置直接調用Modelsim和 Synplify進行仿真和綜合。 如果設計的硬件系統不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發環境中完成整個設計流程。如果要進行復雜系統的設計，則常規的方法是多種EDA工具協調工作，集各家之所長來完成設計流程。
上傳時間： 2013-11-19
上傳用戶：wxqman
對于一個新設計的電路板，調試起來往往會遇到一些困難，特別是當板比較大、元件比較多時，往往無從下手。但如果掌握好一套合理的調試方法，調試起來將會事半功倍。對于剛拿回來的新PCB板，我們首先要大概觀察一下，板上是否存在問題，例如是否有明顯的裂痕，有無短路、開路等現象。如果有必要的話，可以檢查一下電源跟地線之間的電阻是否足夠大。
上傳時間： 2013-11-03
上傳用戶：testAPP
抑制△I 噪聲一般需要從多方面著手, 但通過PCB 設計抑制△I 噪聲是有效的措施之一。如何通過PCB 設計抑制△I 噪聲是一個亟待深入研究的問題。在對△I 噪聲的產生、特點、主要危害等研究的基礎上, 討論了輻射干擾機理, 重點結合PCB 和EMC 研究的新進展, 研究了抑制△I 噪聲的PCB 設計方法。對通過PCB 設計抑制△I 噪聲的研究與應用具有指導作用。
上傳時間： 2014-12-24
上傳用戶：時代電子小智
