上窮碧落下黃泉 - 源碼追蹤經驗談 (PDF 繁體中文 26頁) 侯捷觀點 剖析名家源碼，是讓自己技術躍升的捷徑。但是大系統的源碼非常龐大（Unix, Linux, Java, STL, MFC, VCL, Qt...），閱讀要有閱讀的方法。本文從動機、對象、前提、書籍、態度、工具、方法、瓶頸、價值、附加價值等方向加以討論。
標簽： 繁體 家 頁
上傳時間： 2016-01-13
上傳用戶：cooran
這一篇論文的標題為「適應性BIC-MIMO-OFDM系統的性能分析和接收器設計」是2007發表的
標簽： BIC-MIMO-OFDM 2007 系統 性能分析
上傳時間： 2016-01-14
上傳用戶：BIBI
追隨sin函數,輸出有包含物插曲線圖,到傳遞神經網路
標簽： sin
上傳時間： 2014-01-08
上傳用戶：change0329
需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設定檔介面程式設計 這段程式碼主要是把資料儲存到config.txt這個檔案中，我們將資料以 \n[_config_]\n 來作區隔，以便將來將資料讀出來時可以知道所存放的資料到底是屬於哪一各部分的資料。
標簽： Python Constructor config 2.3
上傳時間： 2014-01-17
上傳用戶：zhenyushaw
可以做數學陣列的反轉, 是一個cla
標簽： cla
上傳時間： 2014-01-06
上傳用戶：waizhang
與 奇數魔術方陣 相同，在於求各行、各列與各對角線的和相等，而這次方陣的維度是4的倍數。
標簽：
上傳時間： 2013-12-18
上傳用戶：shus521
說明 除了自身之外，無法被其它整數整除的數稱之為質數，要求質數很簡單，但如何快速的求出質數則一直是程式設計人員與數學家努力的課題，在這邊介紹一個著名的 Eratosthenes求質數方法 解。 以背包問題為例，我們使用兩個陣列value與item，value表示目前的最佳解所得之總價，item表示最後一個放至背包的水果，假設有負重量 1～8的背包8個，並對每個背包求其最佳解。
上傳時間： 2013-12-22
上傳用戶：二驅蚊器
將Verilog設計轉成VHDL設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：lifangyuan12
將VHDL設計轉換成Verilog設計的程式
上傳用戶：wkchong
JPEG的硬體設計採用的是VHDL設計,有源碼
標簽： JPEG VHDL 有源
上傳用戶：agent
蟲蟲下載站版權所有 京ICP備2021023401號-1
