亚洲精品国精品久久99热,久久九九久精品国产免费直播,日韩精品一区二区三区色偷偷

計算機(jī)圖形

[一些機器人方面的PDF].Introduction.to.Robotics,.Mechanics.and.Control.JOHN.J.CRAIG

·[一些機器人方面的PDF].Introduction.to.Robotics,.Mechanics.and.Control.JOHN.J.CRAIG

標簽： Introduction Mechanics Robotics Control

上傳時間： 2013-06-08

上傳用戶：uuuuuuu
重量級保密資料：四槳碟形飛行器飛行控制系統研究

·四槳碟形飛行器飛行控制系統研究作者：彭軍橋專業：機械電子工程導師：陳慧寶吳安德學位：碩士單位：上海大學分類：V423.843 主題：四槳碟形飛行器飛行控制系統增穩系統旋翼時間：2003年12月01日&n

標簽： 飛行器系統研究飛行控制

上傳時間： 2013-05-31

上傳用戶：ljt101007
美國機械工程師手冊英文原版

·詳細說明：美國機械工程師手冊英文原版內有大量PDF文件可供閱讀可以給你很大提高

標簽： 工程手冊英文

上傳時間： 2013-06-17

上傳用戶：eclipse
J:\HY-SRF05超聲波模塊（全部資料）

J:\HY-SRF05超聲波模塊（全部資料）內有51，pic測距程序，顯示程序1602,12864，等還有模塊原理圖等

標簽： HY-SRF 05 超聲波模塊

上傳時間： 2013-07-03

上傳用戶：yzhl1988
J-LINK驅動程序arm v4.10b

J-LINK驅動程序arm v4.10b，需要的下載用用吧。

標簽： J-LINK 4.10 arm 驅動程序

上傳時間： 2013-04-24

上傳用戶：chfanjiang
用FPGA設計數字系統

用FPGA設計數字系統，2007年上海FPGA研修班王巍老師講義

標簽： FPGA 數字系統

上傳時間： 2013-08-16

上傳用戶：duoshen1989
FPGA可促進嵌入式系統設計改善即時應用性能

FPGA可促進嵌入式系統設計改善即時應用性能，臺灣人寫的，關于FPGA應用的技術文章

標簽： FPGA 嵌入式系統性能

上傳時間： 2013-08-20

上傳用戶：liuwei6419
genesis9.0算號器_算號器視頻文件

genesis9.0算號器提供genesis算號器使用視頻。安裝文件一定要放在小寫英文路徑下，中文不行，有大寫字母的英文也不行。1.算號器的只是算gnd的號，要算get的號，需要參考算號器的步驟。注意選擇破解有效時間。2.7天過期，30天過期，永不過期等。注意要用自己機器識別號去算，在get運行彈出來的序號對話框里，有機器識別號。3.安裝完成，啟動時，填寫進入用戶名和密碼時，一定不能用鼠標。直接用回車鍵，否則失效。密碼框內的密碼不可見，輸完直接回車，即可進入genesis界面。

標簽： genesis 9.0 算號器視頻

上傳時間： 2014-12-23

上傳用戶：swaylong
PCB被動組件的隱藏特性解析

PCB 被動組件的隱藏特性解析傳統上，EMC一直被視為「黑色魔術（black magic）」。其實，EMC是可以藉由數學公式來理解的。不過，縱使有數學分析方法可以利用，但那些數學方程式對實際的EMC電路設計而言，仍然太過復雜了。幸運的是，在大多數的實務工作中，工程師并不需要完全理解那些復雜的數學公式和存在于EMC規范中的學理依據，只要藉由簡單的數學模型，就能夠明白要如何達到EMC的要求。本文藉由簡單的數學公式和電磁理論，來說明在印刷電路板（PCB）上被動組件（passivecomponent）的隱藏行為和特性，這些都是工程師想讓所設計的電子產品通過EMC標準時，事先所必須具備的基本知識。導線和PCB走線導線（wire）、走線（trace）、固定架……等看似不起眼的組件，卻經常成為射頻能量的最佳發射器（亦即，EMI的來源）。每一種組件都具有電感，這包含硅芯片的焊線（bond wire）、以及電阻、電容、電感的接腳。每根導線或走線都包含有隱藏的寄生電容和電感。這些寄生性組件會影響導線的阻抗大小，而且對頻率很敏感。依據LC 的值（決定自共振頻率）和PCB走線的長度，在某組件和PCB走線之間，可以產生自共振（self-resonance），因此，形成一根有效率的輻射天線。在低頻時，導線大致上只具有電阻的特性。但在高頻時，導線就具有電感的特性。因為變成高頻后，會造成阻抗大小的變化，進而改變導線或PCB 走線與接地之間的EMC 設計，這時必需使用接地面（ground plane）和接地網格（ground grid）。導線和PCB 走線的最主要差別只在于，導線是圓形的，走線是長方形的。導線或走線的阻抗包含電阻R和感抗XL = 2πfL，在高頻時，此阻抗定義為Z = R + j XL j2πfL，沒有容抗Xc = 1/2πfC存在。頻率高于100 kHz以上時，感抗大于電阻，此時導線或走線不再是低電阻的連接線，而是電感。一般而言，在音頻以上工作的導線或走線應該視為電感，不能再看成電阻，而且可以是射頻天線。

標簽： PCB 被動組件

上傳時間： 2013-10-09

上傳用戶：時代將軍
pcb layout design(臺灣硬件工程師15年經驗

PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-10-22

上傳用戶：pei5