久久久三级国产网站,亚洲视频观看,国产精品日产精品欧美精品

計算機硬件

基于H.264編解碼的算法優(yōu)化研究及FPGA的硬件實現(xiàn).rar

H.264/AVC是由ITU和ISO兩大組織聯(lián)合組成的JVT共同制定的一項新的視頻壓縮技術(shù)標(biāo)準(zhǔn)，在較低帶寬上提供高質(zhì)量的圖像傳輸是H.264/AVC的應(yīng)用亮點。在同樣的視覺質(zhì)量前提下，H.264/AVC比H.263和MPEG-4節(jié)約了50％的碼率。但H.264獲得優(yōu)越性能的代價是計算復(fù)雜度的增加，據(jù)估計其編碼的計算復(fù)雜度大約為H.263的3倍，因此很難應(yīng)用于實時視頻處理領(lǐng)域。針對這一現(xiàn)狀，業(yè)內(nèi)做了大量的研究工作，力圖降低其計算復(fù)雜度和提高運行效率。比如在運動估計方面，國內(nèi)外在這方面的研究已經(jīng)很成熟。而針對幀內(nèi)/幀間預(yù)測編碼的研究卻較少。因此研究預(yù)測模式的快速算法具有理論意義和應(yīng)用價值。本文在詳細(xì)研究H.264標(biāo)準(zhǔn)視頻壓縮編碼特點基礎(chǔ)上，分析了H.264幀內(nèi)編碼, 幀間編碼及變換，量化技術(shù)的原理及特點，提出了一種基于局部邊緣方向信息的快速幀內(nèi)模式判決算法，通過結(jié)合SAD的模式選擇方法來減少模式選擇數(shù)目。它采用了Sobel梯度算子計算當(dāng)前塊的邊緣信息，累加當(dāng)前塊中屬于同一方向像素點的邊緣矢量構(gòu)造不同模式下的邊緣方向直方圖，以便確定最可能的預(yù)測模式。該算法有效降低了編碼器的運算復(fù)雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸?shù)馁|(zhì)量。另外在幀間預(yù)測模式選擇算法方面進行了改進研究：按順序?qū)Σ煌愋瓦M行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數(shù)量的同時，結(jié)合小塊模式搜索中途停止準(zhǔn)則來確定最優(yōu)模式。仿真表明：改進算法相對與原來算法能夠節(jié)省很多的編碼時間（平均下降了49.3％），但帶來的圖像質(zhì)星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。同時在整數(shù)DCT變換模塊中，提出了一種快速蝶形算法，使得對4×4點數(shù)據(jù)做一次變換，只需通過8×8次加法和2×8次移位運算便可完成，與原來12×8次加法和4×8次移位相比，新算法大大降低了運算復(fù)雜度。最后介紹FPGA的特點及設(shè)計流程，并實現(xiàn)了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實現(xiàn)的H.264編碼視頻處理模塊設(shè)計具備了成本低，周期短，設(shè)計方法靈活等優(yōu)點，具有廣闊的市場應(yīng)用前景。仿真表明，通過使用本文提出的幀內(nèi)/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺上實現(xiàn)實時編碼。

標(biāo)簽： FPGA 264 編解碼

上傳時間： 2013-07-18

上傳用戶：zukfu
圖像處理算法研究及硬件設(shè)計

隨著圖像分辨率的越來越高，軟件實現(xiàn)的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發(fā)展使得硬件實現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內(nèi)外的一個熱門領(lǐng)域。本文在FPGA平臺上，用Verilog HDL實現(xiàn)了一個研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機預(yù)處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負(fù)責(zé)具體算法的實現(xiàn)，根據(jù)不同的圖像處理算法可以獨立實現(xiàn)。架構(gòu)為計算模塊實現(xiàn)了一個可添加、移出接口，不同的算法設(shè)計只要符合該接口就可以方便的加入到模塊架構(gòu)中來進行調(diào)試和運行。在硬件架構(gòu)的基礎(chǔ)上本文實現(xiàn)了排序濾波，中值濾波，卷積運算及高斯濾波，形態(tài)學(xué)算子運算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計方法及優(yōu)化策略，通過性能分析，F(xiàn)PGA實現(xiàn)圖像處理在時間上比軟件處理有了很大的提高；通過結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。整個設(shè)計都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現(xiàn)。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現(xiàn)FPGA為核心處理芯片的實時圖像處理系統(tǒng)有著積極的作用。

標(biāo)簽： 圖像處理算法研究硬件設(shè)計

上傳時間： 2013-05-30

上傳用戶：水瓶kmoon5
基于FPGA的遺傳算法硬件實現(xiàn)研究

遺傳算法是基于自然選擇的一種魯棒性很強的解決問題方法。遺傳算法已經(jīng)成功地應(yīng)用于許多難優(yōu)化問題，現(xiàn)已成為尋求滿意解的最佳工具之一。然而，較慢的運行速度也制約了其在一些實時性要求較高場合的應(yīng)用。利用硬件實現(xiàn)遺傳算法能夠充分發(fā)揮硬件的并行性和流水線的特點，從而在很大程度上提高算法的運行速度。本文對遺傳算法進行了理論介紹和分析，結(jié)合硬件自身的特點，選用了適合硬件化的遺傳算子，設(shè)計了標(biāo)準(zhǔn)遺傳算法硬件框架；為了進一步利用硬件自身的并行特性，同時提高算法的綜合性能，本文還對現(xiàn)有的一些遺傳算法的并行模型進行了研究，討論了其各自的優(yōu)缺點及研究現(xiàn)狀，并在此基礎(chǔ)上提出一種適合硬件實現(xiàn)的粗粒度并行遺傳算法。我們構(gòu)建的基于FPGA構(gòu)架的標(biāo)準(zhǔn)遺傳算法硬件框架，包括初始化群體、適應(yīng)度計算、選擇、交叉、變異、群體存儲和控制等功能模塊。文中詳細(xì)分析了各模塊的功能和端口連接，并利用硬件描述語言編寫源代碼實現(xiàn)各模塊功能。經(jīng)過功能仿真、綜合、布局布線、時序仿真和下載等一系列步驟，實現(xiàn)在Altera的Cyclone系列FPGA上。并且用它嘗試解決一些函數(shù)的優(yōu)化問題，給出了實驗結(jié)果。這些硬件模塊可以被進一步綜合映射到ASIC或做成IP核方便其他研究者調(diào)用。最后，本文對硬件遺傳算法及其在函數(shù)優(yōu)化中的一些尚待解決的問題進行了討論，并對本課題未來的研究進行了展望。

標(biāo)簽： FPGA 算法硬件實現(xiàn)研究

上傳時間： 2013-07-22

上傳用戶：誰偷了我的麥兜
基于FPGA的遺傳算法的硬件實現(xiàn)

遺傳算法是一種基于自然選擇原理的優(yōu)化算法，在很多領(lǐng)域有著廣泛的應(yīng)用。但是，遺傳算法使用計算機軟件實現(xiàn)時，會隨著問題復(fù)雜度和求解精度要求的提高，產(chǎn)生很大的計算延時，這種計算的延時限制了遺傳算法在很多實時性要求較高場合的應(yīng)用。為了提升運行速度，可以使用FPGA作為硬件平臺，設(shè)計數(shù)字系統(tǒng)完成遺傳算法。和軟件實現(xiàn)相比，硬件實現(xiàn)盡管在實時性和并行性方面具有很大優(yōu)勢，但同時會導(dǎo)致系統(tǒng)的靈活性不足、通用性不強。本文針對上述矛盾，使用基于功能的模塊化思想，將基于FPGA的遺傳算法硬件平臺劃分成兩類模塊：系統(tǒng)功能模塊和算子功能模塊。針對不同問題，可以在保持系統(tǒng)功能模塊不變的前提下，選擇不同的遺傳算子功能模塊完成所需要的優(yōu)化運算。本文基于Xilinx公司的Virtex5系列FPGA平臺，使用VerilogHDL語言實現(xiàn)了偽隨機數(shù)發(fā)生模塊、隨機數(shù)接口模塊、存儲器接口/控制模塊和系統(tǒng)控制模塊等系統(tǒng)功能模塊，以及基本位交叉算子模塊、PMX交叉算子模塊、基本位變異算子模塊、交換變異算子模塊和逆轉(zhuǎn)變異算子模塊等遺傳算法功能模塊，構(gòu)建了系統(tǒng)功能構(gòu)架和遺傳算子庫。該設(shè)計方法不僅使遺傳算法平臺在解決問題時具有更高的靈活性和通用性，而且維持了系統(tǒng)架構(gòu)的穩(wěn)定。本文設(shè)計了多峰值、不連續(xù)、不可導(dǎo)函數(shù)的極值問題和16座城市的旅行商問題 (TSP)對遺傳算法硬件平臺進行了測試。根據(jù)測試結(jié)果，該硬件平臺表現(xiàn)良好，所求取的最優(yōu)解誤差均在1％以內(nèi)。相對于軟件實現(xiàn)，該系統(tǒng)在求解一些復(fù)雜問題時，速度可以提高2個數(shù)量級。最后，本文使用FPGA實現(xiàn)了粗粒度并行遺傳算法模型，并用于 TSP問題的求解。將硬件平臺的運行速度在上述基礎(chǔ)上提高了近1倍，取得了顯著的效果。關(guān)鍵詞：遺傳算法，硬件實現(xiàn)，并行設(shè)計，F(xiàn)PGA，TSP

標(biāo)簽： FPGA 算法硬件實現(xiàn)

上傳時間： 2013-06-15

上傳用戶：hakim
SPCE061A單片機硬件結(jié)構(gòu)

SPCE061A單片機硬件結(jié)構(gòu) 從第一章中SPCE061A的結(jié)構(gòu)圖可以看出SPCE061A的結(jié)構(gòu)比較簡單，在芯片內(nèi)部集成了ICE仿真電路接口、FLASH程序存儲器、SRAM數(shù)據(jù)存儲器、通用IO端口、定時器計數(shù)器、中斷控制、CPU時鐘、模-數(shù)轉(zhuǎn)換器AD、DAC輸出、通用異步串行輸入輸出接口、串行輸入輸出接口、低電壓監(jiān)測低電壓復(fù)位等若干部分。各個部分之間存在著直接或間接的聯(lián)系，在本章中我們將詳細(xì)的介紹每個部分結(jié)構(gòu)及應(yīng)用。2.1 μ’nSP™的內(nèi)核結(jié)構(gòu)μ’nSP™的內(nèi)核如0所示其結(jié)構(gòu)。它由總線、算術(shù)邏輯運算單元、寄存器組、中斷系統(tǒng)及堆棧等部分組成，右邊文字為各部分簡要說明。算術(shù)邏輯運算單元ALUμ’nSP™的ALU在運算能力上很有特色，它不僅能做16位基本的算術(shù)邏輯運算，也能做帶移位操作的16位算術(shù)邏輯運算，同時還能做用于數(shù)字信號處理的16位×16位的乘法運算和內(nèi)積運算。1． 16位算術(shù)邏輯運算不失一般性，μ’nSP™與大多數(shù)CPU類似，提供了基本的算術(shù)運算與邏輯操作指令，加、減、比較、取補、異或、或、與、測試、寫入、讀出等16位算術(shù)邏輯運算及數(shù)據(jù)傳送操作。2．帶移位操作的16位算邏運算對圖2.1稍加留意，就會發(fā)現(xiàn)μ’nSP™的ALU前面串接有一個移位器SHIFTER，也就是說，操作數(shù)在經(jīng)過ALU的算邏操作前可先進行移位處理，然后再經(jīng)ALU完成算邏運算操作。移位包括：算術(shù)右移、邏輯左移、邏輯右移、循環(huán)左移以及循環(huán)右移。所以，μ’nSP™的指令系統(tǒng)里專有一組復(fù)合式的‘移位算邏操作’指令；此一條指令完成移位和算術(shù)邏輯操作兩項功能。程序設(shè)計者可利用這些復(fù)合式的指令，撰寫更精簡的程序代碼，進而增加程序代碼密集度 (Code Density)。在微控制器應(yīng)用中，如何增加程序代碼密集度是非常重要的議題；提高程序代碼密集度意味著：減少程序代碼的大小，進而減少ROM或FLASH的需求，以此降低系統(tǒng)成本與增加執(zhí)行效能。

標(biāo)簽： SPCE 061A 061 單片機

上傳時間： 2013-10-10

上傳用戶：星仔
一．高精度延時, 是 CPU 測速的基礎(chǔ) Windows 內(nèi)部有一個精度非常高的定時器, 精度在微秒級, 但不同的系統(tǒng)這個定時器的頻率不同, 這個頻率與硬件和操作系統(tǒng)都可能有關(guān)。利用 API

一．高精度延時, 是 CPU 測速的基礎(chǔ) Windows 內(nèi)部有一個精度非常高的定時器, 精度在微秒級, 但不同的系統(tǒng)這個定時器的頻率不同, 這個頻率與硬件和操作系統(tǒng)都可能有關(guān)。利用 API 函數(shù) QueryPerformanceFrequency 可以得到這個定時器的頻率。利用 API 函數(shù) QueryPerformanceCounter 可以得到定時器的當(dāng)前值。根據(jù)要延時的時間和定時器的頻率, 可以算出要延時的時間定時器經(jīng)過的周期數(shù)。在循環(huán)里用 QueryPerformanceCounter 不停的讀出定時器值, 一直到經(jīng)過了指定周期數(shù)再結(jié)束循環(huán), 就達(dá)到了高精度延時的目的。高精度延時的程序, 參數(shù): 微秒二．測速程序利用 rdtsc 匯編指令可以得到 CPU 內(nèi)部定時器的值, 每經(jīng)過一個 CPU 周期, 這個定時器就加一。如果在一段時間內(nèi)數(shù)得 CPU 的周期數(shù), CPU工作頻率 = 周期數(shù) / 時間為了不讓其他進程和線程打擾, 必需要設(shè)置最高的優(yōu)先級以下函數(shù)設(shè)置當(dāng)前進程和線程到最高的優(yōu)先級。 SetPriorityClass(GetCurrentProcess(), REALTIME_PRIORITY_CLASS) SetThreadPriority(GetCurrentThread(), THREAD_PRIORITY_TIME_CRITICAL) CPU 測速程序的源代碼, 這個程序通過 CPU 在 1/16 秒的時間內(nèi)經(jīng)過的周期數(shù)計算出工作頻率, 單位 MHz:

標(biāo)簽： Windows CPU API 定時器

上傳時間： 2015-04-29

上傳用戶：iswlkje
顯示ARP緩存信息.A R P高效運行的關(guān)鍵是由于每個主機上都有一個A R P高速緩存。這個高速緩存存放了最近I n t e r n e t地址到硬件地址之間的映射記錄。高速緩存中每一項的生存時間

顯示ARP緩存信息.A R P高效運行的關(guān)鍵是由于每個主機上都有一個A R P高速緩存。這個高速緩存存放了最近I n t e r n e t地址到硬件地址之間的映射記錄。高速緩存中每一項的生存時間一般為2 0分鐘，起始時間從被創(chuàng)建時開始算起。

標(biāo)簽： 高速緩存 ARP 地址緩存

上傳時間： 2013-12-27

上傳用戶：siguazgb
這是一個VHDL寫的數(shù)學(xué)運算的硬件設(shè)計庫

這是一個VHDL寫的數(shù)學(xué)運算的硬件設(shè)計庫，還算比較完整

標(biāo)簽： VHDL 運算硬件設(shè)計

上傳時間： 2015-05-04

上傳用戶：xjz632
本書以最新的資訊家電、智慧型手機、PDA產(chǎn)品為出發(fā)點

本書以最新的資訊家電、智慧型手機、PDA產(chǎn)品為出發(fā)點，廣泛並深入分析相關(guān)的嵌入式系統(tǒng)技術(shù)。適合閱讀：產(chǎn)品主管、系統(tǒng)設(shè)計分析人員、欲進入此領(lǐng)域的工程師、大專院校教學(xué). 本書效益：為開發(fā)嵌入式系統(tǒng)產(chǎn)品必備入門聖經(jīng) 進入嵌入式系統(tǒng)領(lǐng)域的寶典第三代行動通訊終端設(shè)備與內(nèi)容服務(wù)的必備知識.

標(biāo)簽： PDA 家

上傳時間： 2015-09-03

上傳用戶：阿四AIR
將提升小波用于目標(biāo)跟蹤。小波提升的核心就是更新算法和預(yù)測算法,通過預(yù)測算法可以得到高頻信息,而通過更新算子可以得到正確的低頻信息.提升樣式可以實現(xiàn)原位計算和整數(shù)提升,并且變換的中間結(jié)果是交織排列的

將提升小波用于目標(biāo)跟蹤。小波提升的核心就是更新算法和預(yù)測算法,通過預(yù)測算法可以得到高頻信息,而通過更新算子可以得到正確的低頻信息.提升樣式可以實現(xiàn)原位計算和整數(shù)提升,并且變換的中間結(jié)果是交織排列的.其中原位計算和整數(shù)提升在硬件實現(xiàn)中很有價值.

標(biāo)簽： 更新預(yù)測算法提升小波低頻

上傳時間： 2013-12-11

上傳用戶：playboys0