數字圖像處理技術是信息科學中近幾十年來發展最為迅速的學科之一。目前,數字圖像處理技術被廣泛應用于航空航天、通信、醫學及工業生產等領域中。數字圖像處理的特點是處理的數據量大,處理非常耗時,本文研究了在FPGA上用硬件描述語言實現圖像處理算法,通過功能模塊的硬件化,解決了視頻圖像處理的速度問題。隨著微電子技術的高速發展,FPGA為數字圖像信號處理在算法、系統結構上帶來了新的方法和思路。 本文設計的基于FPGA的圖像處理系統,是一個具有視頻圖像采集、圖像處理、圖像顯示功能的圖像處理系統。該系統采用Altera公司FPGA芯片作為中央處理器,由視頻解碼模塊、圖像處理模塊、視頻編碼模塊組成。模擬視頻信號由CCD傳感器送入,經視頻解碼芯片SAA7113轉換成數字視頻信號后,圖像處理模塊完成中值濾波和邊緣檢測這兩種圖像處理算法,視頻編碼芯片SAA7121將數字視頻信號轉換成模擬視頻信號輸出。 整個設計及各個模塊都在Altera公司的開發環境QuartusⅡ以及第三方仿真軟件Modelsim上進行了仿真及邏輯綜合。仿真結果表明,使用FPGA硬件處理圖像數據不僅能夠獲得良好的處理效果,處理速度也遠遠高于軟件法處理的方法。
上傳時間: 2013-04-24
上傳用戶:han_zh
PID算法自從問世以來,一直受到廣泛的關注。隨著現代控制理論及智能控制技術的發展,PID算法也得到了長足的發展。結合傳統的PID控制算法,針對特定的控制領域,出現了一些新的控制算法,模糊PID控制算法就是在此基礎上漸漸形成并凸顯其控制特色。 同時隨著微電子技術的發展,現場可編程邏輯器件FPGA的發展及其EDA技術的日漸成熟,為集成控制芯片開拓了廣闊的發展空間。FPGA的發展為基于硬件的算法模塊的實現提供了可能性,同時節省了外圍的電路,使算法模塊的集成度大大提高。 本文針對當前國內外在算法研究方面的熱點問題,對模糊PID算法進行了深入的分析和研究。通過對汽輪機調節系統的結構分析,對其進行了數學建模。采用某汽輪機的實際設計運行參數,利用Matlab仿真軟件,對該汽輪機的數學模型進行了甩負荷動態特性仿真。仿真結果表明,模糊PID可以更好地解決汽輪發電機組在甩負荷過程中由于機組轉子飛升量太大而導致危急保安裝置動作,使得汽輪發電機組意外停機的問題,能夠保證汽輪發電機組在意外甩負荷時機組正常的機械運轉。根據模糊控制理論的特點及EDA技術和FPGA可編程邏輯器件的發展現狀,提出了在FPGA上實現模糊PID算法的具體實現方案。在綜合分析算法特性的基礎上,選擇Altera公司生產的CycloneⅡ系列中的EP2C35F672C6作為目標芯片,利用分層模塊化設計思想,在Altera公司提供的QuartusⅡ開發環境中,利用原理圖設計輸入和VHDL設計輸入相結合的方式實現了模糊PID控制算法,同時分別對實現的各個功能模塊和整個算法模塊進行了功能時序仿真。根據仿真結果分析,該設計實現了的模糊PID控制功能。 該控制算法模塊的FPGA實現很好的避免了因CPU或者其它問題導致算法程序跑飛、程序死循環、復位不可靠等問題,提高了控制的可靠性。同時加強了模塊的通用性,減少了系統硬件開發周期,節省了外圍設備的電路,降低了設計開發成本。
上傳時間: 2013-07-21
上傳用戶:thinode
s3c2440芯片中文手冊,不要錯過呀,好東西,想要的速度下載
上傳時間: 2013-04-24
上傳用戶:abc123456.
SATA接口是新一代的硬盤串行接口標準,和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執行效率高的明顯優勢。SATA2.0是SATA的第二代標準,它規定在數據線上使用LVDS NRZ串行數據流傳輸數據,速率可達3Gb/s。另外,SATA2.0還具有支持NCQ(本地命令隊列)、端口復用器、交錯啟動等一系列技術特征。正是由于以上的種種技術優點,SATA硬盤業已被廣泛的使用于各種企業級和個人用戶。 硬盤作為主要的信息載體之一,其信息安全問題尤其引起人們的關注。由于在加密時需要實時處理大量的數據,所以對硬盤數據的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結合起來進行設計和研究,完成基于SATA2.0接口的加解密芯片系統設計具有重要的使用價值和研究價值。 本論文首先介紹了SATA2.0的總線協議,其協議體系結構包括物理層、鏈路層、傳輸層和命令層,并對系統設計中各個層次中涉及的關鍵問題進行了闡述。其次,本論文對ATA協議和命令進行了詳細的解釋和分析,并針對設計中涉及的命令和對其做出的修改進行了說明。接著,本論文對SATA2.0加解密控制芯片的系統設計進行了講解,包括硬件平臺搭建和器件選型、模塊和功能劃分、系統工作原理等,剖析了系統設計中的難點問題并給出解決問題的方法。然后,對系統數據通路的各個模塊的設計和實現進行詳盡的闡述,并給出各個模塊的驗證結果。最后,本文簡要的介紹了驗證平臺搭建和測試環境、測試方法等問題,并分析測試結果。 本SATA2.0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試,目前工作正常,性能良好,已經達到項目性能指標要求。本論文在SATA加解密控制芯片設計與實現方面的研究成果,具有通用性、可移植性,有一定的理論及經濟價值。
上傳時間: 2013-04-24
上傳用戶:JIUSHICHEN
51單片機綜合學習系統 STC芯片燒寫軟件
上傳時間: 2013-04-24
上傳用戶:akk13
51單片機綜合學習系統 SST芯片燒寫軟件
上傳時間: 2013-07-21
上傳用戶:plsee
對弓網故障的檢測是當今列車檢測的一項重要任務。原始故障視頻圖像具有極大的數據量,使實時存儲和傳輸故障視頻圖像極其困難。由于視頻的數據量相當大,需要采用先進的視頻編解碼協議進行處理,進而實現檢測現場的實時監控。 @@ H.264/AVC(Advanced Video Coding)作為MPEG-4的第10部分,因其具有超高的壓縮效率、極好的網絡親和性,而被廣泛研究與應用。H.264/AVC采用了先進的算法,主要有整數變換、1/4像素精度插值、多模式幀間預測、抗塊效應濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog,以紅色颶風 II開發板作為硬件平臺,在開發工具QUARTUSII 6.0和MODELSIM_SE 6.1B環境中完成軟核的設計與仿真驗證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片,實現視頻圖像采集、存儲、顯示以及實現H.264/AVC部分算法的基本系統。 @@ FPGA以其設計靈活、高速、具有豐富的布線資源等特性,逐漸成為許多系統設計的首選,尤其是與Verilog和VHDL等語言的結合,大大變革了電子系統的設計方法,加速了系統的設計進程。 @@ 本文首先分析了FPGA的特點、設計流程、verilog語言等,然后對靜態圖像及視頻圖像的編解碼進行詳細的分析,比如H.264/AVC中的變換、量化、熵編碼等:并以JM10.2為平臺,運用H.264/AVC算法對視頻序列進行大量的實驗,對不同分辨率、量化步長、視頻序列進行編解碼以及對結果進行分析。接著以紅色颶風II開發板為平臺,進行視頻圖像的采集存儲、顯示分析,其中詳細分析了SAA7113的配置、CCD信號的A/D轉換、I2C總線、視頻的數字化ITU-R BT.601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計;最后運用verilog語言實現H.264/AVC部分算法,并進行功能仿真,得到預計的效果。 @@ 本文實現了整個視頻信號的采集存儲、顯示流程,詳細研究了H.264/AVC算法,并運用硬件語言實現了部分算法,對視頻編解碼芯片的設計具有一定的參考價值。 @@關鍵詞:FPGA;H.264/AVC;視頻;verilog;編解碼
上傳時間: 2013-04-24
上傳用戶:啦啦啦啦啦啦啦
信息安全在當今的社會生產生活中已經被廣為關注,對敏感信息進行加密是提高信息安全性的一種常見的和有效的手段。 常見的加密方法有軟件加密和硬件加密。軟件加密的方法因為加密速度低、安全性差以及安裝不便,在一些高端或主流的加密處理中都采用硬件加密手段對數據進行處理。硬件加密設備如加密狗和加密卡已經廣泛地應用于信息加密領域當中。 但是加密卡和加密狗因為采用的是多芯片結構,即采用獨立的USB通信芯片和獨立的加密芯片來分別實現數據的USB傳輸和加密功能,如果在USB芯片和加密芯片之間進行數據竊聽的話,很輕易地就可以獲得未加密的明文數據。作者提出了一種新的基于單芯片實現的USB加密接口芯片的構想,采用一塊芯片實現數據的USB2.0通信和AES加密功能,命名為USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口標準和AES加密算法。該加密芯片可以實現與主機的快速通信,具有快速的密碼處理能力,對外提供USB接口,支持基于USB密碼載體的自身安全初始化方式。 根據設計思想,課題研究并設計了USB2.0加密接口芯片的總體硬件架構,設計了USB模塊和AES加密模塊。為了解決USB通信模塊與AES加密模塊之間存在的數據處理單元匹配以及速度匹配問題,本文設計了AESUSB緩沖器,優化了AES有限域加密算法。最后,利用VerilogHDL語言在FPGA芯片上實現了USB2.0加密接口芯片的功能,并在此基礎之上對加密芯片的通信和加密性能進行了測試和驗證。
上傳時間: 2013-05-24
上傳用戶:黃華強
本文著重研究用現場可編程門陣列(FPGA)來開發設計精插補芯片。選用Altera公司的Cyclone系列的EP1C3T144C8芯片設計了逐點比較法,數字積分法和比較積分法三種經典插補算法,并對各種算法模塊進行了仿真驗證。又設計了三個算法選通信號,將三種算法模塊綜合成了一個整電路。 在完成了FPGA內部三種算法的實現后,設計以一個STC單片機為粗插補處理器的FPGA實驗開發系統,并制作了PCB板。實驗開發系統板中設計了單片機程序下載和的FPGA下載配置電路,并且配有FPGA專用配置芯片,能實現FPGA上電自動配置。可用該實驗系統板進行精插補芯片的設計與開發,以及對所完成設計的功能進行驗證。 為驗證所設計芯片的插補功能,編寫了單片機粗插補程序,將產生的粗插補坐標增量發給FPGA進行插補實驗,得到了理想的插補輸出脈沖。又編寫了單片機脈沖處理程序,讀回了FPGA的輸出脈沖,并由串口發送給PC機。最后通過編寫PC機的串口通信程序以及根據插補脈沖繪圖的程序,把FPGA的輸出脈沖繪制成了插補軌跡圖形。 最終繪圖結果顯示,在20M輸入時鐘頻率下,由插補脈沖生成的插補軌跡圖形正確,驗證了本文設計的三種插補算法功能的正確性。本設計插補芯片達到了高速插補功能要求。
上傳時間: 2013-04-24
上傳用戶:zgu489
衛星導航定位系統可以為公路、鐵路、空中和海上的交通運輸工具提供導航定位服務。它能夠軍民兩用,戰略作用與商業利益并舉。只要持有便攜式接收機,則無論身處陸地、海上還是空中,都能收到衛星發出的特定信號。接收機選取至少四顆衛星發出的信號進行分析,就能確定接收機持有者的位置。 GPS導航定位接收機的理論基礎即是擴頻通信理論,擴頻通信技術與常規的通信技術相比,具有低截獲率,強抗噪聲,抗干擾性,具有信息隱蔽和多址通信等特點,目前己從軍事領域向民用領域迅速發展,成為進入信息時代的高新技術通信傳輸方式之一。擴頻通信技術中,最常見的是直接序列擴頻通信(DSSS)系統,本文所研究的就是這一類系統。 目前在衛星信號的捕獲上一般使用兩種方法:順序捕獲方法(時域法,基于大規模并行相關器)和并行捕獲方法(頻域法,基于FFT)。本文在第二章分別分析了現有順序捕獲和并行捕獲技術的原理,并給出了它們的優缺點。 本文第三章對長碼的直接捕獲進行了深入的研究,基于對國內外相關文獻中長碼直捕方法的分析與對比,并且結合在實際過程中硬件資源需求的考慮,應用了基于分段補零循環相關和FFT搜索頻偏的直捕方法。此方法大大減少了計算量,加快了信號捕獲的速度。本方法利用FFT實現接收信號與本地長碼的并行相關,同時完成頻偏的搜索,將傳統的二維搜索轉換為并行的一維搜索,從而能快速實現長碼捕獲。 GPS信號十分微弱,靈敏度低,在戰場環境下,GPS接收機會面臨各種人為的干擾。如何從復雜的干擾信號中實現對GPS信號的捕獲,即抗干擾技術的研究,是GPS也是本文研究一個的方面。第四章即研究了GPS接收機干擾抑制算法,在強干擾環境下,需要借助信號處理技術在不增加信號帶寬的條件下提高系統的抗干擾能力,以保證后續捕獲跟蹤模塊有充足的處理增益。 本文在第五章給出了GPS接收機長碼捕獲以及干擾抑制的FPGA實現方案,并對各主要子模塊進行了詳細地分析。基本型接收機中長碼捕獲采用頻域方法,選用Altera StratixⅡ EP2S180芯片實現;抗干擾型接收機中選用Xilinx xc4vlx100芯片。實現了各模塊的單獨測試和整個系統的聯調,通過聯調驗證,本文提出的長碼直接捕獲方法正確、可行。 本文提出的長碼直捕方法可以在不需要C/A碼輔助捕獲下完成對長碼的直接捕獲,可以應用于GPS接收機,監測站接收機的同步等,對我國自主研發導航定位接收機也有重大的現實及經濟意義。
上傳時間: 2013-06-18
上傳用戶:wang5829