亚洲欧美专区,国产三区精品,一区二区免费电影

設(shè)(shè)備接口

MDIO接口邏輯設(shè)計及其FPGA驗證

隨著集成電路技術(shù)的飛速發(fā)展，芯片的規(guī)模越來越大，集成度越來越高，工作頻率越來越快，但是芯片的設(shè)計能力卻面臨巨大的挑戰(zhàn)。而IP核的重用則是解決當今芯片設(shè)計所面臨問題的最有效的解決方法。 MDIO接口模塊為以太網(wǎng)接口芯片中MAC層對PHY器件的控制管理接口。隨著以太網(wǎng)技術(shù)的快速發(fā)展以及MAC應(yīng)用越來越廣泛，MDIO接口模塊的應(yīng)用也越來越多，因此將MDIO接口模塊設(shè)計成可重用的IP核對于以各種太網(wǎng)接口集成芯片的設(shè)計具有很重要的作用。本文詳細描述了MDIO接口模塊IP核的設(shè)計，介紹了該IP核的系統(tǒng)結(jié)構(gòu)以及各個子模塊的詳細設(shè)計方法，對此IP核進行了仿真驗證，最后進行了FPGA測試，功能和性能達到了要求，最終通過了IP審核流程并且已成功應(yīng)用于企業(yè)的以太網(wǎng)接口芯片中。

標簽： MDIO FPGA 接口邏輯設(shè)計

上傳時間： 2013-07-20

上傳用戶：nanfeicui
USB接口編程源代碼(VC)

詳細介紹了VC下利用WINDOWS API函數(shù)來實現(xiàn)與符合HID設(shè)備類的USB接口通信，并給出了通信程序的部分源代碼-details of VC using Windows API function

標簽： USB VC 接口編程源代碼

上傳時間： 2013-07-13

上傳用戶：whenfly
基于FPGA的PCI接口設(shè)計及其應(yīng)用

該文進行的設(shè)計作為數(shù)控系統(tǒng)大課題中的一個子課題,主要研究利用PCI總線來實現(xiàn)對外圍IO的操作,硬件上包括設(shè)計一塊PCI接口卡并測試通過,軟件上實現(xiàn)了PCI接口卡在Linux下的驅(qū)動和用軟PLC來實現(xiàn)對外圍IO的操作.該文在比較幾種微機總線的基礎(chǔ)上,為了實現(xiàn)數(shù)控系統(tǒng)高速、高精度、低功耗的要求,采用PCI總線進行設(shè)計.隨著可編程邏輯器件的發(fā)展,為在一片PLD芯片內(nèi)實現(xiàn)復(fù)雜的邏輯控制提供了條件.該文在綜合比較開發(fā)PCI卡的幾種方法的基礎(chǔ)上,選擇了使用FPGA來實現(xiàn)PCI接口卡設(shè)計.用VHDL語言對FPGA編程,采用模塊化的設(shè)計方法進行設(shè)計,用狀態(tài)機來控制PCI邏輯的時序.設(shè)計首先在EDA軟件上仿真通過后,制作成PCI板卡并在現(xiàn)場調(diào)試通過.為方便所設(shè)計的PCI卡在數(shù)控系統(tǒng)及其它系統(tǒng)中應(yīng)用,該文設(shè)計了PCI卡在Linux下的設(shè)備驅(qū)動程序,主要包括設(shè)備的注冊與注銷、與Linux內(nèi)核的接口、相關(guān)的入口函數(shù)、驅(qū)動程序的編碼、編譯、加載與卸載等,并編寫了相應(yīng)的測試代碼,在Linux環(huán)境下調(diào)試通過.為了解決數(shù)控系統(tǒng)中PLC的應(yīng)用問題,該文還設(shè)計了PCI卡在軟PLC中的應(yīng)用.采用的軟PLC軟件是Linux下的MatPLC軟件.在詳細討論MatPLC工作原理的基礎(chǔ)上,設(shè)計了一個輸入模塊、一個輸出模塊和一個MatPLC配置文件.輸入模塊通過驅(qū)動程序從PCI卡中讀取數(shù)據(jù),傳送到MatPLC內(nèi)核的全局變量中,輸出模塊從內(nèi)核全局變量讀取數(shù)據(jù)并進行邏輯運算,再輸出到PCI卡.將他們編譯通過,并進行測試,最終實現(xiàn)軟PLC對外圍IO端口的讀寫.該論文受到廣東省科技攻關(guān)項目[2002A1040402]、廣東省科技攻關(guān)項目[2003C101002]、廣州市重大科技攻關(guān)計劃[2002Z1-D0051]的資助.

標簽： FPGA PCI 接口設(shè)計

上傳時間： 2013-07-18

上傳用戶：szchen2006
基于FPGA的計算機可編程外圍接口芯片的設(shè)計與實現(xiàn)

隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實現(xiàn)計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點,而且還具有獨特的用戶可編程能力,從而實現(xiàn)計算機系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計并實現(xiàn)了計算機可編程并行接芯片8255的功能.設(shè)計采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.

標簽： FPGA 計算機可編程外圍接口

上傳時間： 2013-06-08

上傳用戶：asddsd
高速并行信號處理板數(shù)據(jù)接口與控制的FPGA設(shè)計

隨著信息社會的發(fā)展，人們要處理的各種信息總量變得越來越大，尤其在處理大數(shù)據(jù)量與實時處理數(shù)據(jù)方面，對處理設(shè)備的要求是非常高的。為滿足這些要求，實時快速的各種CPU、處理板應(yīng)運而生。這類CPU與板卡處理數(shù)據(jù)速度快，效率高，并且不斷的完善與發(fā)展。此類板卡要求與外部設(shè)備通訊，同時也要進行內(nèi)部的數(shù)據(jù)交換，于是板卡的接口設(shè)備調(diào)試與內(nèi)部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內(nèi)部數(shù)據(jù)通道的設(shè)計。本文首先介紹了通用信號處理板的應(yīng)用開發(fā)背景，包括此類板卡使用的處理芯片、板上設(shè)備、發(fā)展概況以及和外部相連的各種總線概況，同時說明了本人所作的主要工作。其次，介紹了PCI接口的有關(guān)規(guī)范，給出了通用信號處理板與CPCI的J1口的設(shè)計時序；介紹了DDR存儲器的概況、電平標準以及功能寄存器，并給出了與DDR．存儲器接口的設(shè)計時序；介紹了片上主要數(shù)據(jù)處理器件TS-202的有關(guān)概況，設(shè)計了板卡與DSP的接口時序。再次，介紹了Altera公司FPGA的程序設(shè)計流程，并使用VHDL語言編程完成各個模塊之間的數(shù)據(jù)傳遞，并重點介紹了DDR控制核的編寫。再次，介紹了WDM驅(qū)動程序的結(jié)構(gòu)，程序設(shè)計方法等。最后，通過從工控機向通用信號處理板寫連續(xù)遞增的數(shù)據(jù)驗證了整個系統(tǒng)已經(jīng)正常工作。實現(xiàn)了信號處理板內(nèi)部數(shù)據(jù)通道設(shè)計以及與外部接口的通訊；并且還提到了對此設(shè)計以后地完善與發(fā)展。本文所作的工作如下： 1、設(shè)計完成了處理板各接口時序，使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內(nèi)部的數(shù)據(jù)通道的設(shè)計，使數(shù)據(jù)可以從CPCI準確的傳送到DSP進行處理，并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅(qū)動程序的編寫。

標簽： FPGA 高速并行信號處理板數(shù)據(jù)接口

上傳時間： 2013-06-30

上傳用戶：唐僧他不信佛
PCI總線接口的FPGA實現(xiàn)及應(yīng)用

本論文重點分析了PCI總線接口的設(shè)計.對PCI總線協(xié)議的分析理解是進行PCI總線接口設(shè)計的前提,而對PCI總線接口的功能分析和結(jié)構(gòu)劃分是設(shè)計的關(guān)鍵.本文在理解協(xié)議的基礎(chǔ)上,對PCI總線接口的整體設(shè)計和子模塊的劃分以及Verilog實現(xiàn)進行了詳細的分析和闡述,并編寫測試激勵程序完成功能仿真,最后通過PCB試驗板進行了測試.我們設(shè)計了DMA控制器作為PCI總線接口板的應(yīng)用,對DMA的Top層結(jié)構(gòu)和各個子模塊及其與PCI總線的接口等都做了詳細的劃分.論文中FIFO的實現(xiàn)也做了詳細的描述.但由于時間的限制,代碼的編寫和仿真還沒完成.這也是本項目需要進一步完善的地方.

標簽： FPGA PCI 總線接口

上傳時間： 2013-06-12

上傳用戶：lizhizheng88
基于FPGA的DAB信道編碼器輸入接口的設(shè)計與實現(xiàn)

電臺廣播在我們的社會生活中占有重要的地位。隨著我國廣播事業(yè)的發(fā)展，對我國廣播業(yè)開發(fā)技術(shù)、信號的傳輸質(zhì)量和速度提出了更高更新的要求，促使廣播科研人員不斷更新現(xiàn)有技術(shù)，以滿足人民群眾日益增長的需求。本論文主要分析了現(xiàn)行廣播發(fā)射臺的數(shù)字廣播激勵器輸入接口的不足之處，根據(jù)歐洲ETS300799標準，實現(xiàn)了一種激勵器輸入接口的解決方案，這種方案將復(fù)接器送來的ETI(NA,G704)格式的碼流轉(zhuǎn)換成符合ETS300799標準ETI(NI)的標準碼流，并送往后面的信道編碼器。ETI(NA,G704)格式與現(xiàn)行的ETI(NI,G703)格式相比，主要加入了交織和RS糾錯編碼，使得信號抗干擾能力大大加強，提高了節(jié)目從演播室到發(fā)射臺的傳輸質(zhì)量，特別是實時直播節(jié)目要求信號質(zhì)量比較好時具有更大的作用。本論文利用校驗位為奇數(shù)個的RS碼，對可檢不可糾的錯誤發(fā)出報警信號，通過其它方法替代原有信號，對音質(zhì)影響不大，節(jié)省了糾正這個錯誤的資源和開發(fā)成本。同時，我們采用FPGA硬件開發(fā)平臺和VHDL硬件描述語言編寫代碼實現(xiàn)硬件功能，而不采用專用芯片實現(xiàn)功能，使得修改電路和升級變得異常方便，大大提高了開發(fā)產(chǎn)品的效率，降低了成本。經(jīng)過軟件仿真和硬件驗證，本系統(tǒng)已經(jīng)基本實現(xiàn)了預(yù)想的功能，擴展性較好，硬件資源開銷較小，具有實用價值。

標簽： FPGA DAB 信道編碼器

上傳時間： 2013-07-15

上傳用戶：afeiafei309
基于ARM的熱風(fēng)爐自動控制系統(tǒng)的接口設(shè)計與實現(xiàn)

礦井加暖系統(tǒng)在礦產(chǎn)、冶金、化工等工業(yè)中具有廣泛的應(yīng)用。課題組根據(jù)熱效率、壽命、自動化程度等方面存在的問題，經(jīng)過調(diào)查、分析和研究開發(fā)了一套新型礦用環(huán)保熱風(fēng)爐系統(tǒng)，該系統(tǒng)主要由數(shù)據(jù)采集系統(tǒng)、火焰監(jiān)測系統(tǒng)和主機控制系統(tǒng)三部分組成。數(shù)據(jù)采集系統(tǒng)，要對復(fù)雜的現(xiàn)場環(huán)境進行監(jiān)測控制，是整個新型熱風(fēng)爐自動控制系統(tǒng)的關(guān)鍵。本文設(shè)計的數(shù)據(jù)采集系統(tǒng)由MSP430單片機、模擬量采集(A/D)、模擬量輸出(D/A)、開關(guān)量采集、開關(guān)量輸出、存儲、通信接口及其他輔助電路組成，結(jié)構(gòu)簡單、機構(gòu)可靠性高，使用壽命長，能夠?qū)ο到y(tǒng)的各種現(xiàn)場數(shù)據(jù)進行實時監(jiān)測和控制，對于礦井的安全可靠生產(chǎn)具有重要的意義。

標簽： ARM 熱風(fēng)爐接口設(shè)計自動控制系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：yph853211
基于ARM核的AHBUSB20接口ASIC設(shè)計

USB2．0接口和基于ARM核的SOC系統(tǒng)的應(yīng)用已經(jīng)非常廣泛，特別在電子消費類領(lǐng)域。包含USB2,0接口的ARM系統(tǒng)則更是市場的需求。本文介紹一種基于ARM核的USB2,0接口IP(AHB_USB2.0)的設(shè)計，主要對其中的串行接口引擎(SIE)的設(shè)計進行討論。該 AHB_USB2.0 IP核支持USB2.0協(xié)議，并兼容USB1.1協(xié)議；支持AMBA2.0協(xié)議和UTMI 1.05協(xié)議。該IP核一側(cè)通過UTMI接口或ULPI接口的PHY與USB2.0主機端進行通信；另一側(cè)則通過AHB總線與ARM相連。 AHB_USB2.0 IP核在硬件上分為三個大模塊：ULPI模塊(ULPI)、串行接口引擎(SIE)模塊和AHB總線接口模塊(AHB)。ULPI模塊實現(xiàn)了UTMI接口轉(zhuǎn)ULPI接口。串行接口引擎(SIE)模塊為USB2.0的數(shù)據(jù)鏈路層協(xié)議處理模塊，為整個IP核的核心部分，進一步分為四個子模塊——GLC(全局控制模塊)，PIE(PHY接口處理引擎)，SIF(系統(tǒng)接口邏輯)和EPB(端點緩沖模塊)。GLC模塊負責(zé)整個IP的復(fù)位控制，IP時鐘的開關(guān)提示等；PIE模塊負責(zé)處理USB的事務(wù)級傳輸，包括組包解包等；SIF模塊負責(zé)協(xié)議相關(guān)寄存器組和端點緩沖區(qū)的讀寫，跨時鐘域信號的處理和PIE所需的控制信號的產(chǎn)生；AHB模塊負責(zé)IP核與ARM通信和DMA功能的實現(xiàn)。該IP核的軟件設(shè)計遵循USB協(xié)議，Bulk Only協(xié)議和UFI協(xié)議，由外掛ARM實現(xiàn)USB設(shè)備命令和UFI命令的解析，并執(zhí)行相應(yīng)的操作。設(shè)計了IP核與ARM之間的多種數(shù)據(jù)傳輸方法，通過軟件實現(xiàn)常規(guī)數(shù)據(jù)讀寫訪問、內(nèi)部DMA或外部DMA等多種方式的切換。本IP已經(jīng)通過EDA驗證和FPGA測試，并且已經(jīng)在內(nèi)嵌ARM核的FPGA系統(tǒng)上實現(xiàn)了多個U盤。這個FPGA系統(tǒng)的正確工作，證明了AHB_USB2.01P核設(shè)計是正確的。

標簽： AHBUSB ASIC ARM 20

上傳時間： 2013-05-17

上傳用戶：qqoqoqo
基于ARM核的USB2.0AHB接口IP主機端驅(qū)動程序的設(shè)計與實現(xiàn)

本論文以開發(fā)基于ARM核的USB2.0-AHB接口IP此項目為依托，致力于在Windows XP操作系統(tǒng)上使用DDK(Driver Development Kit)設(shè)計和開發(fā)一個基于WDM的主機端驅(qū)動程序。開發(fā)該驅(qū)動程序的目的是為了對該IP進行FPGA測試以及配合設(shè)備端驅(qū)動程序的開發(fā)，該驅(qū)動程序能夠完成即插即用功能，塊傳輸，同步傳輸，控制傳輸以及對Flash的操作五項主要功能。論文首先介紹了基于WDM的USB驅(qū)動程序設(shè)計原理，其中包括了從結(jié)構(gòu)到通信流對USB主機系統(tǒng)的介紹，編寫WDM驅(qū)動程序的基礎(chǔ)理論(主要介紹了數(shù)個相關(guān)的重要概念、驅(qū)動程序的基本組成)，以及在開發(fā)對Flash操作的例程會使用到的Mass Storage類協(xié)議的簡要介紹。在介紹設(shè)計原理后，論文從總體的系統(tǒng)應(yīng)用環(huán)境和結(jié)構(gòu)薊數(shù)據(jù)傳輸、內(nèi)部模塊以及軟硬件體系結(jié)構(gòu)幾個方面簡要描述了該IP的系統(tǒng)設(shè)計。接著論文通過分析主機端驅(qū)動程序功能需求，提出了驅(qū)動程序的總體構(gòu)架以及分步式的設(shè)計流程，具體步驟是先實現(xiàn)驅(qū)動程序的正常加載以及基本PnP功能，然后實現(xiàn)塊傳輸、同步傳輸以及控制傳輸，最后完成對Flash操作例程的設(shè)計。隨后論文詳細闡述了對上述五項主要功能模塊的設(shè)計；其中對Flash操作例程的設(shè)計是難點，作者通過分析Bulk-Only協(xié)議和UFI命令規(guī)范，提出程序的詳細設(shè)計方案。論文最后簡要介紹了調(diào)試驅(qū)動程序的方法，以及驅(qū)動程序的測試內(nèi)容、部分測試結(jié)果以及測試結(jié)論。本論文研究對象為基于ARM核的USB2.0-AHB接口IP主機端驅(qū)動程序，因為其研究主體是一個基于WDM的主機端驅(qū)動程序，因此有其普遍性；但是它以開發(fā)基于ARM核的USB2.0-AHB接口IP這個項目為依托，其目的是為項目服務(wù)，因此它有其特殊性。它是一項既有普遍性又有特殊性的研究。

標簽： ARM 2.0 AHB USB

上傳時間： 2013-05-19

上傳用戶：2007yqing