基于ARM 微控制器配置FPGA 的實現 摘 要:介紹了基于ARM 內核的ATMEL AT91FR4081 微控制器以J TAG 的ISP 方式配置XILINX XC2S150PQ208 FPGA 的實現過程。這是一種靈活和經濟的FPGA 的配置方法。介紹了ISP 和J TAG 的原 理、系統實現的流程、硬件電路設計、J TAG 驅動算法的實現和配置時間的測試結果。
上傳時間： 2013-12-19
上傳用戶：chenxichenyue
如果您是從使用的角度來看JSF，則您不用理會HTTP、資料轉換等細節，JSF將細節都隱藏起來了，無論您是網頁設計人員或是應用程式設計人員，都可以使用自己熟悉的方式來看JSF。
上傳時間： 2016-12-10
上傳用戶：lijinchuan
//Euler 函數前n項和 /* phi(n) 為n的Euler原函數 if( (n/p) ％ i == 0 ) phi(n)=phi(n/p)*i else phi(n)=phi(n/p)*(i-1) 對于約數：divnum 如果i|pr[j] 那么 divnum[i*pr[j]]=divsum[i]/(e[i]+1)*(e[i]+2) //最小素因子次數加1 否則 divnum[i*pr[j]]=divnum[i]*divnum[pr[j]] //滿足積性函數條件 對于素因子的冪次 e[i] 如果i|pr[j] e[i*pr[j]]=e[i]+1 //最小素因子次數加1 否則 e[i*pr[j]]=1 //pr[j]為1次 對于本題： 1. 篩素數的時候首先會判斷i是否是素數。 根據定義，當 x 是素數時 phi[x] = x-1 因此這里我們可以直接寫上 phi[i] = i-1 2. 接著我們會看prime[j]是否是i的約數 如果是，那么根據上述推導，我們有：phi[ i * prime[j] ] = phi[i] * prime[j] 否則 phi[ i * prime[j] ] = phi[i] * (prime[j]-1) (其實這里prime[j]-1就是phi[prime[j]]，利用了歐拉函數的積性) 經過以上改良，在篩完素數后，我們就計算出了phi[]的所有值。 我們求出phi[]的前綴和 */
上傳時間： 2016-12-31
上傳用戶：gyq
【原 書 名】 A First Course in Wavelets with Fourier Analysis 【原出版社】 Addison Wesley/Pearson 【作 者】[美]Albert Boggess,Francis J.Narcowich [同作者作品] [作譯者介紹] 【譯 者】 芮國勝[同譯者作品] 康健 等 【叢 書 名】 國外電子與通信教材系列 【出 版 社】 電子工業出版社 本書的目的主要是向讀者展示傅里葉分析和小波的許多基礎知識以及在信號分析方面的應用。全書分為8章和2個附錄，前言部分是學習第1章至第7章的準備知識，即內積空間；第1章講解傅里葉系列的基礎知識；第2章講解傅里葉變換；第3章介紹離散傅里葉變換以及快速傅里葉變換；第4章至第7章討論小波，重點在于正交小波的構建；附錄部分則介紹稍微復雜的一些技術主題以及演示概念或產生圖形的MATLAB代碼。許多關于小波的文章和參考書籍均要求讀者具有復雜的數學背景知識，本書則只要求學生具有較好的微積分以及線性代數知識，通俗易懂，是數學、計算機、電子、通信、地質、醫學、機械等專業高年級本科生及研究生的基礎教科書，也可作為相關技術人員的參考書。
標簽： Analysis Wavelets Addison Fourier
上傳時間： 2013-12-19
上傳用戶：huangld
設計高速電路必須考慮高速訊 號所引發的電磁干擾、阻抗匹配及串音等效應，所以訊號完整性 (signal integrity)將是考量設計電路優劣的一項重要指標，電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應，才比較可能獲得高品質且可靠的設計， 因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發之 各種效應(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設計的重點之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先 進修學習，否則無法全盤了解儀器之功能，因而無法有效發揮儀器的量測功能。 其次就是高速訊號量測與介面的一些測試規範也必須熟悉，像眼圖分析，探針 效應，抖動(jitter)測量規範及高速串列介面量測規範等實務技術，必須充分 了解研究學習，進而才可設計出優良之教學教材及教具。
標簽： 高速電路
上傳時間： 2021-11-02
上傳用戶：jiabin
主要內容介紹 Allegro 如何載入 Netlist，進而認識新式轉法和舊式轉法有何不同及優缺點的分析，透過本章學習可以對 Allegro 和 Capture 之間的互動關係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉入動作只是針對由 Capture（線路圖部分）產生的 Netlist 轉入 Allegro（Layout部分）1． 在 OrCAD Capture 中設計好線路圖。2． 然後由 OrCAD Capture 產生 Netlist（annotate 是在進行線路圖根據第五步產生的資料進行編改）。 3． 把產生的 Netlist 轉入 Allegro（layout 工作系統）。 4． 在 Allegro 中進行 PCB 的 layout。 5． 把在 Allegro 中產生的 back annotate（Logic）轉出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉入 OrCAD Capture 裏進行回編。
上傳時間： 2022-04-28
上傳用戶：kingwide
VIP專區-嵌入式/單片機編程源碼精選合集系列（114）資源包含以下內容：1. FREESCALE 9S08AW60 串口調試程序.2. saa7113視頻解碼芯片外圍電路設計原理圖.3. 這是在用的AD7705源程序.4. 紅外線遙控原理以及單片機制作自學習遙控器詳細設計思路.5. 在微波整體集成電路設計、理論和描述特性的一條新穎的路線的PDF學術論文.6. 對于內部具有D /A轉換器的單片機,采用其自備的D /A轉換器產生需要的信號是最經 濟的方法。C8051F020是Cygnal公司最新的一款功能強大的內部具有D /A轉換器的單片機。介紹了 采用查.7. 液晶6963模塊 240*64,外接PS2鍵盤,多級菜單.這是我工作中的一個程序,有興趣的可以看.8. 這是一個i2c程序,經過多次應用都能成功實現功能,而且簡要實用.9. 本電子書是很多嵌入式開發經典文章和技巧使用的PDF格式的書籍.10. 168線SD內存條電路原理圖資料,好像是臺灣人寫的.11. FPGA可促進嵌入式系統設計改善即時應用性能.12. fat32文件系統格式說明 十分詳盡.13. fat32和fat16文件系統格式說明.14. 講解嵌入式開發的入門書!非常不錯,值得一看!.15. TMS320C6000CSLAPIReferenceGuideRev.I的pdf.16. s7300 400 step7 plc仿真軟件說明.17. with avr mega 8515 in the C-code AVR.18. Altera原裝MAX_II開發板原理圖,是用protel繪制的.19. zlg7290是一個能夠8*8的鍵盤驅動芯片.20. 主要介紹各種芯片原理、功能、及其使用方法.21. 對芯片MCP2551的中文使用說明.22. 嵌入式T9輸入法的源代碼.23. BMP頭文件的源代碼.24. 自己收集整理和調試OK的三個Game源代碼.25. S24C10最小系統原理圖 包括FLASH SRAM等.26. 一個電平轉換芯片的資料74LVC4245,它在以太網中也發揮了很大的作用,對WEB開發人員有借鑒的價值.27. mmc卡的specification標準的英文版的.28. TMS320C2812全套例程.29. 這是用于lpc2106的自帶ADC功能的演示,利用KEIL FOR ARM 開發,可以參考學習..30. megal16在codevision下關于1602的驅動程序.31. 分布式多DSP系統的CPCI總線接口設計和驅動開發.32. 電子音量pT2314原程序 需要的朋友請趕快.33. 用protel dxp繪制三分頻原理圖和pcb電路板等.34. Bootloader(引導裝載器)是用于初始化目標板硬件.35. OKI DEMO FLASH WRITE PROGRAM.36. OKI 675050 hardware accelerator sample program.37. verilog的一些源代碼.38. i.mx31 3DS平臺Nandboot引導程序源碼.39. c8051f24是個教學的程序.40. < ALTERA FPGA/CPLD 高級篇>>光盤資料中 體會“面積和速度的平衡與互換” 例程.
上傳時間： 2013-07-17
上傳用戶：eeworm
單片機原廠資料 無線電配刊光盤2003年第3期 pdf版
上傳時間： 2013-07-15
上傳用戶：eeworm
編譯原理(原書第2版)(龍書)
標簽： 編譯原理
上傳時間： 2013-06-02
上傳用戶：eeworm
proe.wildfire入門指南--動畫與原文件.iso
上傳時間： 2013-06-08
上傳用戶：eeworm
