將Verilog設計轉成VHDL設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：lifangyuan12
將VHDL設計轉換成Verilog設計的程式
上傳用戶：wkchong
JPEG的硬體設計採用的是VHDL設計,有源碼
標簽： JPEG VHDL 有源
上傳用戶：agent
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
標簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
一個簡單的游戲設計...好好玩的
標簽：
上傳時間： 2013-12-31
上傳用戶：edisonfather
倒數(shù)計時器 提供時間到關機的功能 可自由設定是否關機或者提供警示
上傳時間： 2016-02-02
上傳用戶：lepoke
這是一個修改Oreilly Java 網路程式設計範例的程式 主要是將裡面的一個小程式加上視窗管理者介面方便使用 使用環(huán)境： 需有JRE的環(huán)境 path需有指到JAVA_HOME下bin/ 如環(huán)境設定OK，在windows直接點選執(zhí)行即可 如在其他OS(unix-like) java -jar nsLookUp.jar
標簽： JAVA_HOME Oreilly Java path
上傳時間： 2014-01-15
上傳用戶：1966640071
最新程序最好的在線程序設計 建議同學們好好看看。最好的
標簽： 程序
上傳時間： 2016-03-10
上傳用戶：zhuoying119
由遠峰公司所設計的燒入flash軟體,歡迎使用2410/2440可用
標簽： flash 2410 2440
上傳時間： 2014-01-10
上傳用戶：dyctj
UML 2 for Dummies ( UML 理想設計方案 )
標簽： UML Dummies for 方案
上傳時間： 2014-01-17
上傳用戶：ommshaggar
蟲蟲下載站版權所有 京ICP備2021023401號-1
