詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過程中應(yīng)注意的地方,和如何提高設(shè)計(jì)效率,對FPGA設(shè)計(jì)者有很好的幫助
標(biāo)簽： FPGA CPLD 過程 如何提高
上傳時(shí)間： 2013-08-29
上傳用戶：wfeel
是關(guān)于FPGA/URT原理的一個(gè)詳細(xì)描述.而且里面還有DDAIII實(shí)驗(yàn)箱的URT驅(qū)動(dòng)實(shí)現(xiàn).
標(biāo)簽： FPGA URT
上傳時(shí)間： 2013-09-03
上傳用戶：xcy122677
這是一個(gè)用MAX+PLUSII開發(fā)FPGA（1K30器件）開發(fā)的李沙育圖形發(fā)生器（硬件描述語言部分）。
標(biāo)簽： PLUSII FPGA 1K30 MAX
上傳用戶：zhyfjj
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳時(shí)間： 2013-09-04
上傳用戶：a471778
CPLD數(shù)字電路設(shè)計(jì)硬件描述語言一例+一本經(jīng)典教材，入門專用
標(biāo)簽： CPLD 數(shù)字 電路設(shè)計(jì) 硬件描述語言
上傳用戶：as275944189
大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略,很詳細(xì)的描述了在FPGA設(shè)計(jì)中時(shí)鐘設(shè)計(jì)的方法
標(biāo)簽： FPGA 大型 多時(shí)鐘 策略
上傳用戶：妄想演繹師
此精彩教程,詳細(xì)的描述了制板的流程,對于初學(xué)者有很大的入門用處!
標(biāo)簽： protel 99 se 教程
上傳時(shí)間： 2013-09-11
上傳用戶：sklzzy
壁掛式電源設(shè)備描述
標(biāo)簽： 壁掛式電源 設(shè)備
上傳時(shí)間： 2013-11-21
上傳用戶：希醬大魔王
數(shù)字電子技朮
標(biāo)簽：
上傳時(shí)間： 2013-10-09
上傳用戶：1101055045
硬件描述語言
標(biāo)簽： Verilog HDL 硬件描述語言
上傳時(shí)間： 2013-10-13
上傳用戶：1477849018@qq.com
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
