<strike id="i6g2m"></strike>
以DSP為基礎(chǔ)之?dāng)?shù)位濾波器之設(shè)計(jì),本計(jì)劃即是利用數(shù)位訊號(hào)處理(DSP)來設(shè)計(jì)無限脈衝響應(yīng)(IIR)及有限脈衝響應(yīng)(FIR)濾波器。
標(biāo)簽： DSP IIR FIR 濾波器
上傳時(shí)間： 2013-12-25
上傳用戶：kristycreasy
經(jīng)典教程,錢能的c++程序設(shè)計(jì)教程,找了好久的
標(biāo)簽： 教程 程序
上傳時(shí)間： 2014-01-11
上傳用戶：417313137
Delphi中工作列狀態(tài)區(qū)的設(shè)計(jì)參考文件資料
標(biāo)簽： Delphi
上傳時(shí)間： 2013-12-16
上傳用戶：gxmm
TC&MSC高階函式庫(kù)設(shè)計(jì)技術(shù), 如何在DOS下作出圖形介面的程式, 備有豐富的程式庫(kù).
標(biāo)簽： MSC DOS 程式 TC
上傳時(shí)間： 2014-01-21
上傳用戶：lijinchuan
需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設(shè)定檔介面程式設(shè)計(jì) 這段程式碼主要是把資料儲(chǔ)存到config.txt這個(gè)檔案中，我們將資料以 \n[_config_]\n 來作區(qū)隔，以便將來將資料讀出來時(shí)可以知道所存放的資料到底是屬於哪一各部分的資料。
標(biāo)簽： Python Constructor config 2.3
上傳時(shí)間： 2014-01-17
上傳用戶：zhenyushaw
將Verilog設(shè)計(jì)轉(zhuǎn)成VHDL設(shè)計(jì)的程式
標(biāo)簽： Verilog VHDL 程式
上傳時(shí)間： 2016-01-18
上傳用戶：lifangyuan12
將VHDL設(shè)計(jì)轉(zhuǎn)換成Verilog設(shè)計(jì)的程式
上傳用戶：wkchong
JPEG的硬體設(shè)計(jì)採(cǎi)用的是VHDL設(shè)計(jì),有源碼
標(biāo)簽： JPEG VHDL 有源
上傳用戶：agent
使用FPGA設(shè)計(jì)WiMax接收機(jī)之OFDM同步硬體電路(內(nèi)附VHDL code)
標(biāo)簽： WiMax FPGA OFDM VHDL
上傳時(shí)間： 2016-01-22
上傳用戶：zhuyibin
一個(gè)簡(jiǎn)單的游戲設(shè)計(jì)...好好玩的
標(biāo)簽：
上傳時(shí)間： 2013-12-31
上傳用戶：edisonfather
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
