將VHDL設(shè)計(jì)轉(zhuǎn)換成Verilog設(shè)計(jì)的程式
標(biāo)簽： Verilog VHDL 程式
上傳時(shí)間： 2016-01-18
上傳用戶：wkchong
JPEG的硬體設(shè)計(jì)採用的是VHDL設(shè)計(jì),有源碼
標(biāo)簽： JPEG VHDL 有源
上傳用戶：agent
使用FPGA設(shè)計(jì)WiMax接收機(jī)之OFDM同步硬體電路(內(nèi)附VHDL code)
標(biāo)簽： WiMax FPGA OFDM VHDL
上傳時(shí)間： 2016-01-22
上傳用戶：zhuyibin
一個簡單的游戲設(shè)計(jì)...好好玩的
標(biāo)簽：
上傳時(shí)間： 2013-12-31
上傳用戶：edisonfather
實(shí)驗(yàn)2：建立嚮導(dǎo)和同步實(shí)驗(yàn) Spartan-3E目標(biāo)板的初學(xué)者組件 by Picoblaze
標(biāo)簽： Picoblaze Spartan by
上傳時(shí)間： 2016-02-07
上傳用戶：問題問題
實(shí)驗(yàn)三：全局時(shí)間約束實(shí)驗(yàn) Spartan-3E目標(biāo)板的初學(xué)者組件 by Picoblaze
標(biāo)簽： Picoblaze Spartan by 全局
上傳時(shí)間： 2014-11-23
上傳用戶：zxc23456789
B樹及其B+樹的實(shí)現(xiàn)代碼，支持模版（數(shù)據(jù)類型，M值）
標(biāo)簽： 樹 代碼
上傳時(shí)間： 2016-02-22
上傳用戶：jhksyghr
這是一個修改Oreilly Java 網(wǎng)路程式設(shè)計(jì)範(fàn)例的程式 主要是將裡面的一個小程式加上視窗管理者介面方便使用 使用環(huán)境： 需有JRE的環(huán)境 path需有指到JAVA_HOME下bin/ 如環(huán)境設(shè)定OK，在windows直接點(diǎn)選執(zhí)行即可 如在其他OS(unix-like) java -jar nsLookUp.jar
標(biāo)簽： JAVA_HOME Oreilly Java path
上傳時(shí)間： 2014-01-15
上傳用戶：1966640071
最新程序最好的在線程序設(shè)計(jì) 建議同學(xué)們好好看看。最好的
標(biāo)簽： 程序
上傳時(shí)間： 2016-03-10
上傳用戶：zhuoying119
由遠(yuǎn)峰公司所設(shè)計(jì)的燒入flash軟體,歡迎使用2410/2440可用
標(biāo)簽： flash 2410 2440
上傳時(shí)間： 2014-01-10
上傳用戶：dyctj
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
