全局變量、局部變量、靜態(tài)變量三者的區(qū)別
上傳時(shí)間： 2013-11-07
上傳用戶(hù)：qq527891923
自主移動(dòng)機(jī)器人激光全局定位系統(tǒng)
標(biāo)簽： 移動(dòng)機(jī)器人 激光 全局 定位系統(tǒng)
上傳時(shí)間： 2013-12-30
上傳用戶(hù)：wpwpwlxwlx
FPGA全局時(shí)鐘約束(Xilinx)
標(biāo)簽： Xilinx FPGA 全局 時(shí)鐘約束
上傳時(shí)間： 2013-11-13
上傳用戶(hù)：農(nóng)藥鋒6
目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿(mǎn)足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘，以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專(zhuān)用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)計(jì)的需要，Xilinx的FPGA中集成的專(zhuān)用時(shí)鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加，最新的 Virtex II器件最多可以提供16個(gè)全局時(shí)鐘輸入端口和8個(gè)數(shù)字時(shí)鐘管理模塊(DCM)。與全局時(shí)鐘資源相關(guān)的原語(yǔ)常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語(yǔ)包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
標(biāo)簽： Xilinx FPGA 全局時(shí)鐘資源
上傳時(shí)間： 2014-01-01
上傳用戶(hù)：maqianfeng
LPC23XX系列CAN全局驗(yàn)收濾波器配置。單個(gè)標(biāo)準(zhǔn)幀，單個(gè)擴(kuò)展幀，單個(gè)標(biāo)準(zhǔn)幀組，單個(gè)擴(kuò)展幀組例程。
上傳時(shí)間： 2014-08-24
上傳用戶(hù)：司令部正軍級(jí)
FPGA全局時(shí)鐘約束(Xilinx)
標(biāo)簽： Xilinx FPGA 全局 時(shí)鐘約束
上傳時(shí)間： 2013-10-10
上傳用戶(hù)：stampede
目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿(mǎn)足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘，以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專(zhuān)用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)計(jì)的需要，Xilinx的FPGA中集成的專(zhuān)用時(shí)鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加，最新的 Virtex II器件最多可以提供16個(gè)全局時(shí)鐘輸入端口和8個(gè)數(shù)字時(shí)鐘管理模塊(DCM)。與全局時(shí)鐘資源相關(guān)的原語(yǔ)常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語(yǔ)包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
標(biāo)簽： Xilinx FPGA 全局時(shí)鐘資源
上傳時(shí)間： 2013-11-20
上傳用戶(hù)：563686540
LabVIEW 是以數(shù)據(jù)流決定程序框圖元素的執(zhí)行順序，但在某些程序框圖中需要消除數(shù)據(jù)流的依賴(lài)性，這時(shí)可以考慮使用變量。LabVIEW 中的變量是程序框圖中的元素，通過(guò)它可以在另一位置訪(fǎng)問(wèn)或存儲(chǔ)數(shù)據(jù)。根據(jù)不同的變量類(lèi)型，數(shù)據(jù)的實(shí)際位置也不一樣。局部變量將數(shù)據(jù)存儲(chǔ)在前面板的輸入控件和顯示控件中。全局變量將數(shù)據(jù)存儲(chǔ)在特殊的通過(guò)多個(gè)VI可以訪(fǎng)問(wèn)的倉(cāng)庫(kù)中。不管變量將數(shù)據(jù)存儲(chǔ)在何處，所有的變量都可以在不使用連線(xiàn)連接兩個(gè)地方的條件下而把數(shù)據(jù)從一個(gè)地方傳遞到另一個(gè)地方，從而不必使用正常的數(shù)據(jù)流。
上傳時(shí)間： 2013-12-21
上傳用戶(hù)：it男一枚
它將記錄所有的按鍵。示范了如何寫(xiě)一個(gè)全局鉤子，記錄密碼，并將之發(fā)送給您的郵箱。
上傳時(shí)間： 2015-01-06
上傳用戶(hù)：moshushi0009
Afx全局函數(shù)及MFC常見(jiàn)數(shù)據(jù)類(lèi)型
上傳時(shí)間： 2014-01-31
上傳用戶(hù)：guanliya
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<big id="rundq"></big>