性欧美videos高清hd4k,污的网站在线观看,激情深爱一区二区

許可證

基于ARM和CPLD的可擴展嵌入式系統設計

進入20世紀90年代后，隨著全球信息化、智能化、網絡化的發展，嵌入式系統技術獲得了前所未有的發展空間。嵌入式系統的最大特點之_是其所具有的目的性或針對性，即每一套嵌入式系統的開發設計都有其特殊的應用場合與特定功能，這也是嵌入式系統與通剛的計算機系統最主要的區別。由于嵌入式系統是為特定的目的而設計的，且常常受到體積、成本、功能、處理能力等各種條件的限制。因此，如果可以最大限度地提高應用系統硬件上和軟件上的靈活性，就可以用最低的成本，最少的時間，快速的完成功能的轉換。本課題的目的在于提出并設計一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴展功能嵌入式系統平臺，并完成了系統的硬件設計和PCI(Peripheral Component Interconnect)橋的固件設計。設計過程中采用美國ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開發了系統的硬件部分。在整個硬件開發環節中，充分采用高速PCB(Printed Circuit Board)的設計原則，并進行全面的電路仿真試驗，保證了硬件系統的高度可靠性。本系統承襲了ARM7系列處理器高性能、低功耗、低成本的優點，并充分考慮到用戶的需要，擴展了多種常用的外部設備接口以及藍牙無線接口等，為將米各種可能的應用提供了完善的硬件基礎。概括總結起來本文具體工作如下： 1．完全自主設計了具有高擴展性的基于LPC2292嵌入式處理器的嵌入式系統應用開發平臺。基于該硬件平臺，可以實現許多基于ARM架構處理器的嵌入式應剛而無需對硬什系統作出大的改變，如多協議轉換器、CAN(Control Area Network)總線網關、以太網關、各種工業控制應用等。并在具體的設計實踐中，總結出了嵌入式系統硬件平臺的設計原則及設計方法。 2．完成了基于CPLD的PCI橋接芯片的同什設計，在ARM硬件平臺上成功擴展了PCI設備，成功解決了ARM處理器和PCI從設備之間通訊的問題。 3．完成了對所開發的嵌入式系統硬件平臺的測試工作，完成了基于AT89C51的PCI測試卡軟硬件設計。基于此測試卡，可以實現對系統中的PCI通訊功能進行有效測試，以保證整個硬件系統正常、高效、穩定地運行。本系統的設計完成，使其可以作為嵌入式應用的二次開發或實驗平臺，用于工業產品開發及高校相關專業的實踐教學。

標簽： CPLD ARM 擴展嵌入式系統設計

上傳時間： 2013-05-22

上傳用戶：sztfjm
動態可重構FPGA的布局布線算法研究

可編程邏輯芯片特別是現場可編程門陣列(Field-Programmable Gate Array，FPGA)芯片的快速發展，使得新的芯片能夠根據具體應用動態地調整結構以獲得更好的性能，這類芯片稱為動態可重構FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然而，使用這類芯片構建的可重構系統在實際應用前還有許多問題需要解決。一個基本的問題就是動態可重構FPGA芯片中的可重構功能單元(Reconfigurable Functional Unit，RFU)的模塊布局問題和模塊間的布線問題。本文從基本的FPGA芯片結構和CAD算法談起，介紹了可重構計算的概念，建立了可重構計算系統模型和動態可重構FPGA芯片模型，在此模型上提出一個基于劃分和時延驅動的在線布局算法，和一個基于Pathfinder協商擁塞算法的布線算法，來解決動態可重構FPGA芯片的布局和布線問題。由硬件描述語言(Hardware Description Language，HDL)描述的電路首先被劃分成有限數目的層，然后將這些電路層布局到芯片的每一層，同時確保關鍵路徑的時延最小。實驗結果表明，布局算法與傳統的布局算法(或者文獻[37]中的算法)相比，在時延上平均減少27％，在線長上平均減少34％(或者11％)，在運行時間上平均減少42％(或者97％)。布線算法與傳統的布線算法相比，能夠將線長降低26％，將水平通道寬度降低27％，顯示出較高的性能。

標簽： FPGA 動態可重構布局布線算法研究

上傳時間： 2013-05-24

上傳用戶：Neoemily
大場景圖像融合可視化系統

隨著圖像處理技術和投影技術的不斷發展，人們對高沉浸感的虛擬現實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設計為柱面屏幕，甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術。一個大場景可視化系統由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現實應用系統中，要實現高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統還需要運用幾何數字變形及邊緣融合等圖像處理技術，實現諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關鍵設備在于圖像融合機，它實時采集圖形服務器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設備。本課題提出了一種基于FPGA技術的圖像處理系統。該系統實現圖像數據的AiD采集、圖像數據在SRAM以及SDRAM中的存取、圖像在FPGA內部的DSP運算以及圖像數據的D/A輸出。系統設計的核心部分在于系統的控制以及數字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內部設計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。本課題在FPGA圖像處理系統中設計了一個ARM處理器模塊，用于上電時對系統在圖像變化處理時所需參數進行傳遞，并能實時從上位機更新參數。該設計在提高了系統性能的同時也便于系統擴展。本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統的設計方案及模塊劃分，然后圍繞FPGA的設計介紹了SDRAM控制器的設計方法，最后介紹了ARM處理器的接口及外圍電路的設計。

標簽： 圖像融合可視化

上傳時間： 2013-04-24

上傳用戶：1047385479
基于AD9833的高精度可編程波形發生器系統設計

基于AD9833的高精度可編程波形發生器系統設計:介紹一種基于AD9833的高精度可編程波形發生器系統解決方案，該系統具有可編程設置、波形頻率和峰峰值等功能，從而解決DDS輸出波形峰峰值不能直接

標簽： 9833 AD 高精度可編程

上傳時間： 2013-04-24

上傳用戶：ecooo
基于FPGA的可編程技術的應用

隨著微電子技術和計算機技術的迅猛發展，尤其是現場可編程器件的出現，為滿足實時處理系統的要求，誕生了一種新穎靈活的技術——可重構技術。它采用實時電路重構技術，在運行時根據需要，動態改變系統的電路結構，從而使系統既有硬件優化所能達到的高速度和高效率，又能像軟件那樣靈活可變，易于升級，從而形成可重構系統。可重構系統的關鍵在于電路結構可以動態改變，這就需要有合適的可編程邏輯器件作為系統的核心部件來實現這一功能。論文利用可重構技術和“FD-ARM7TDMLCSOC”實驗板的可編程資源實現了一個8位微程序控制的“實驗CPU”，將“實驗CPU”與實驗板上的ARMCPU構成雙內核CPU系統，并對雙內核CPU系統的工作方式和體系結構進行了初步研究。首先，文章研究了8位微程序控制CPU的開發實現。通過設計實驗CPU的系統邏輯圖，來確定該CPU的指令系統，并給出指令的執行流程以及指令編碼。“實驗CPU”采用的是微程序控制器的方式來進行控制，因此進行了微程序控制器的設計，即微指令編碼的設計和微程序編碼的設計。為利用可編程資源實現該“實驗CPU”，需對“實驗CPU”進行VHDL描述。其次，文章進行了“實驗CPU”綜合下載與開發。文章中使用“Synplicity733”作為綜合工具和“Fastchip3.0”作為開發工具。將“實驗CPU”的VHDL描述進行綜合以及下載，與實驗箱上的ARMCPU構成雙內核CPU，實現了基于可重構技術的雙內核CPU的系統。根據實驗板的具體環境，文章對雙內核CPU系統存在的關鍵問題，如“實驗CPU”的內存讀寫問題、微程序控制器的實現，以及“實驗CPU'’框架等進行了改進，并通過在開發工具中添加控制模塊和驅動程序來實現系統工作方式的控制。最后，文章對雙核CPU系統進行了功能分析。經分析，該系統中兩個CPU內核均可正常運行指令、執行任務。利用實驗板上的ARMCPU監視用“實驗CPU”的工作情況，如模擬“實驗CPU”的內存，實現機器碼運行，通過串行口發送的指令來完成單步運行、連續運行、停止、“實驗CPU"指令文件傳送、“實驗CPU"內存修改、內存察看等工作，所有結果可顯示在超級終端上。該系統通過利用ARMCPU來監控可重構CPU，研究雙核CPU之間的通信，嘗試新的體系結構。

標簽： FPGA 可編程

上傳時間： 2013-04-24

上傳用戶：royzhangsz
基于FPGA的可測性設計方法研究

現場可編程門陣列(FPGA)是一種現場可編程專用集成電路，它將門陣列的通用結構與現場可編程的特性結合于一體，如今，FPGA系列器件已成為最受歡迎的器件之一。隨著FPGA器件的廣泛應用，它在數字系統中的作用日益變得重要，它所要求的準確性也變得更高。因此，對FPGA器件的故障測試和故障診斷方法進行更全面的研究具有重要意義。隨著FPGA器件的迅速發展，FPGA的密度和復雜程度也越來越高，使大量的故障難以使用傳統方法進行測試，所以人們把視線轉向了可測性設計(DFT)問題。可測性設計的提出為解決測試問題開辟了新的有效途徑，而邊界掃描測試方法是其中一個重要的技術。本文對FPGA的故障模型及其測試技術和邊界掃描測試的相關理論與方法進行了詳細的探討，給出了利用布爾矩陣理論建立的邊界掃描測試過程的數學描述和數學模型。論文中首先討論邊界掃描測試中的測試優化問題，總結解決兩類優化問題的現有算法，分別對它們的優缺點進行了對比，進而提出對兩種現有算法的改進思想，并且比較了改進前后優化算法的性能。另外，本文還對FPGA連線資源中基于邊界掃描測試技術的自適應完備診斷算法進行了深入研究。在研究過程中，本文基于自適應完備診斷的思想對原有自適應診斷算法的性能進行了分析，并將獨立測試集和測試矩陣的概念引入原有自適應診斷算法中，使改進后的優化算法能夠簡化原算法的實現過程，并實現完備診斷的目標。最后利用測試仿真模型證明了優化算法能夠更有效地實現完備診斷的目標，在緊湊性指標與測試復雜性方面比現在算法均有所改進，實現了算法的優化。

標簽： FPGA 可測性設計方法研究

上傳時間： 2013-06-30

上傳用戶：不挑食的老鼠
FPGA局部動態可重配置的研究

FPGA作為近年來集成電路發展中最快的分支之一，有關它的研究和應用得到了迅速的發展。傳統的FPGA采用靜態配置的方法，所以在它的應用生命周期中，它的功能就不能夠再改變，除非重新配置。動態重配置系統在系統工作的過程中改變FPGA的結構，包括全局重配置和局部重配置。其中的局部動態重配置系統有著ASIC以及靜態配置FPGA無法比擬的優勢。而隨著支持局部位流配置以及動態配置的商用FPGA的推出，使對局部動態重配置系統和應用的研究有了最基本的硬件支撐條件。而Internet作為無比強大的網絡已經滲入到各種應用領域之中。本文首先提出了一個完整的基于Internet的FPGA局部動態可重配置系統的方案。然后針對方案的各個組成部分，分別進行了描述。首先是介紹了FPGA的基本概況，包括它的發展歷史、結構、應用領域、發展趨勢等。然后介紹了對一個包含局部動態重配置模塊的FPGA系統的設計過程，包括重配置模塊的定義、設計的流程、局部位流的產生等。接下來對．FPGA的配置方法以及配置解決方案進行描述，包括幾種可選擇的配置模式，其中有一些適用于靜態配置，另外一些可以用于動態局部配置，．以及作為一個系統的配置解決方案。最后系統要求從Internet服務器上下載重配置模塊的位流并且完成對FPGA的配置，根據這個要求，我們設計了相應的嵌入式解決方案，包括如何設計一個基于VxWorks的嵌入式應用軟件實現FTP功能，并說明如何通過JTAGG或者ICAP接口由嵌入式CPU完成對FPGA的局部配置。

標簽： FPGA 局部動態可重配置

上傳時間： 2013-04-24

上傳用戶：william345
嵌入式可重構數控系統的研究

傳統的數控系統采用的大多是專用的封閉式結構，它能提供給用戶的選擇有限，用戶無法對現有數控設備的功能進行修改以滿足自己的特殊要求；各種廠商提供給用戶的操作方式各不相同，用戶在培訓人員、設備維護等方面要投入大量的時間和資金。這些問題嚴重阻礙了CNC制造商、系統集成者和用戶采用快速而有創造性的方法解決當今制造環境中數控加工和系統集成中的問題。隨著電子技術和計算機技術的高速發展，數控技術正朝向柔性化、智能化和網絡化的方向發展。針對數控系統已存在的問題和未來發展的趨勢，本文致力于建立一個適合現場加工特征的開放結構數控平臺，使系統具備軟硬件可重構的柔性特征，同時把監控診斷和網絡模塊融入數控系統的框架體系之內，滿足智能化和網絡化的要求。本文在深入研究嵌入式系統技術的基礎上，引入可重構的設計方法，選擇具體的硬件平臺和軟件平臺進行嵌入式可重構數控系統平臺的研發。硬件結構以MOTOROLA的高性能32位嵌入式處理器MC68F375和ALTERA的現場可編程門陣列(FPGA)芯片為核心，配以系統所需的外圍模塊；軟件系統以性能卓越的VxWorks嵌入式實時操作系統為核心，開發所需要的應用軟件，將VxWorks嵌入式實時操作系統擴展為一個完整、實用的嵌入式數控系統。該系統不僅具有可靠性高、穩定性好、功能強的優點，而且具有良好的可移植性和軟硬件可裁減性，便于根據實際需求進行功能的擴展和重構。本論文的主要研究工作如下： (1)深入研究了以高性能微處理器MC68F375為核心的主控制板的硬件電路設計，以及存儲、采集、通訊和網絡等模塊的設計。 (2)深入研究了基于FPGA的串行配置方法和可重構設計方法，設計出基于FPGA的電機運動控制、機床IO控制、鍵盤陣列和液晶顯示控制等接口模塊電路。 (3)深入研究了VxWorks嵌入式實時操作系統在硬件平臺上的移植和任務調度原理，合理分配控制系統的管理任務，開發系統的底層驅動程序和應用程序。最后，本文總結了系統的開發工作，并對嵌入式可重構數控系統的進一步研究提出了自己的一些想法，以指引后續研究工作。

標簽： 嵌入式可重構數控系統

上傳時間： 2013-04-24

上傳用戶：gcs333
基于單片機AT89C2051的樓宇直按可視對講門鈴系統的設計

本文介紹了一種用單片機AT89C2501 來控制的樓宇直按可視對講門鈴系統的工作原理，并給出了其完整的硬件電路和軟件的設計方案與實現方法。關鍵詞：可視對講門鈴；單片機；音頻和視頻信號城

標簽： C2051 2051 89C AT

上傳時間： 2013-07-27

上傳用戶：yoleeson
基于可重配置的OFDM基帶系統的FPGA設計

1992年5月，JoeMitola首次明確提出了軟件無線電的概念。軟件無線電將模塊化、標準化的硬件單元連接構成硬件平臺，通過軟件加載實現各種無線通信功能。端到端重配置技術是在軟件無線電的基礎上發展起來的，該技術使通信系統不僅具有重配置的能力，還能提供一體化的重配置管理架構，實現聯合無線資源管理和網絡規劃。端到端重配置技術已經成為軟件無線電的發展趨勢。寬帶無線接入(BWA，BroadbandWirelessAccess)是當前通信界研究的熱點之一，而WiMax和WiFi是BWA中最熱門的兩個技術，所以本文選擇了IEEE802.16-2004與IEEE802.11a，設計了基于其物理層標準的可重配置OFDM基帶系統。它們均采用正交頻分復用技術(OFDM，OrthogonalFrequencyDivisionMultiplexing)。本文研究了IEEE802.16-2004與IEEE802.11a物理層標準，結合Altera公司提供的FPGA開發工具QuartusⅡ、Mentor公司仿真工具ModelsimSE6.0，完成了基于IEEE802.16-2004及IEEE802.11a的可重配置OFDM基帶系統的FPGA設計。該設計中，對FPGA進行重新配置，實現了802.16-2004與802.11a兩種技術的完全重配置；通過選擇不同的參數來調用不同子模塊，實現802.16-2004與802.11a內部不同調制技術的局部重配置。該可重配置基帶系統核心的FFT/IFFT。模塊采用基4按頻率抽取及Cordic算法，消除乘法運算，有利于FPGA實現；在802.16-2004系統中，選取了基于前導序列的符號同步算法，在FPGA中實現。最后使用開發軟件、綜合軟件以及仿真軟件分析了系統的性能并給出了系統的性能指標。

標簽： OFDM FPGA 可重配置基帶系統

上傳時間： 2013-05-19

上傳用戶：branblackson