久久久人人人,欧美中文字幕一区二区三区亚洲 ,精品无人区一区二区三区

評分系統(tǒng)

上分器制作-視頻.wmv

專輯類-實(shí)用電子技術(shù)專輯-385冊-3.609G 上分器制作-視頻.wmv

標(biāo)簽： wmv 分視頻

上傳時(shí)間： 2013-04-24

上傳用戶：lijinchuan
現(xiàn)代集成電路實(shí)用手冊-計(jì)數(shù)器-分頻器-鎖存器-驅(qū)動(dòng)器分冊-338頁-5.7M.pdf

專輯類-器件數(shù)據(jù)手冊專輯-120冊-2.15G 現(xiàn)代集成電路實(shí)用手冊-計(jì)數(shù)器-分頻器-鎖存器-驅(qū)動(dòng)器分冊-338頁-5.7M.pdf

標(biāo)簽： 338 5.7 集成電路

上傳時(shí)間： 2013-04-24

上傳用戶：kiklkook
電磁場計(jì)算中的時(shí)域有限差分法（王常清）-382頁-12.3M-pdf版.pdf

專輯類-微波相關(guān)專輯-共31冊-341M 電磁場計(jì)算中的時(shí)域有限差分法（王常清）-382頁-12.3M-pdf版.pdf

標(biāo)簽： M-pdf 12.3 382

上傳時(shí)間： 2013-04-24

上傳用戶：liuxiaojie
GB-T-12560-1990-半導(dǎo)體器件-分立器件分規(guī)范-可供認(rèn)證用-.pdf

專輯類-國標(biāo)類相關(guān)專輯-313冊-701M GB-T-12560-1990-半導(dǎo)體器件-分立器件分規(guī)范-可供認(rèn)證用-.pdf

標(biāo)簽： 12560 GB-T 1990

上傳時(shí)間： 2013-06-12

上傳用戶：h886166
用VHDL編寫的實(shí)現(xiàn)二、三、四分頻

在Quartus II 9.0環(huán)境下編寫的VHDL代碼，實(shí)現(xiàn)二分頻、三分頻、四分頻功能。

標(biāo)簽： VHDL 編寫分頻

上傳時(shí)間： 2013-04-24

上傳用戶：哈哈hah
整數(shù)倍分頻

整數(shù)倍分頻，有多種分頻方式（包括1倍分頻、奇偶數(shù)分頻）

標(biāo)簽： 整數(shù) 分頻

上傳時(shí)間： 2013-06-12

上傳用戶：ruan2570406
很好的變分水平集論文及代碼

變分水平集用于圖像分割，效果好，但是速度有點(diǎn)慢源碼及論文

標(biāo)簽： 分代碼水平集論文

上傳時(shí)間： 2013-06-30

上傳用戶：無聊來刷下
WCDMA系統(tǒng)功率控制與發(fā)射分集算法FPGA實(shí)現(xiàn)研究

該文為WCDMA系統(tǒng)功率控制環(huán)路與閉環(huán)發(fā)射分集算法FPGA實(shí)現(xiàn)研究.主要內(nèi)容包括功率控制算法與閉環(huán)發(fā)射分集算法的分析與討論,在分析討論的基礎(chǔ)上進(jìn)行了FPGA實(shí)現(xiàn)方案的設(shè)計(jì)以及系統(tǒng)的實(shí)現(xiàn).另外在文中還介紹了可編程器件方面的常識、FPGA的設(shè)計(jì)流程以及同步電路設(shè)計(jì)方面的有關(guān)技術(shù).

標(biāo)簽： WCDMA FPGA 功率控制

上傳時(shí)間： 2013-05-18

上傳用戶：shinnsiaolin
基于FPGA的多路碼分復(fù)用通信系統(tǒng)實(shí)現(xiàn)

第三代移動(dòng)通信系統(tǒng)及技術(shù)是目前通信領(lǐng)域的研究熱點(diǎn)。本系統(tǒng)采用了第三代移動(dòng)通信系統(tǒng)的部分關(guān)鍵技術(shù)，采用直接序列擴(kuò)頻方式實(shí)現(xiàn)多路寬帶信號的碼分復(fù)用傳輸。在系統(tǒng)設(shè)計(jì)中，我們綜合考慮了系統(tǒng)性能要求，功能實(shí)現(xiàn)復(fù)雜度與系統(tǒng)資源利用率，選擇了并行導(dǎo)頻體制、串行滑動(dòng)相關(guān)捕獲方式、延遲鎖相環(huán)跟蹤機(jī)制、導(dǎo)頻信道估計(jì)方案和相干解擴(kuò)方式，并在Quartus軟件平臺上采用VHDL語言，在FPGA芯片CycloneEP1C12Q240C8上完成了系統(tǒng)設(shè)計(jì)。通過對硬件測試板的測試表明文中介紹的方案和設(shè)計(jì)方法是可行和有效的。并在測試的基礎(chǔ)上對系統(tǒng)提出了改進(jìn)意見。

標(biāo)簽： FPGA 多路分通信系統(tǒng)

上傳時(shí)間： 2013-06-27

上傳用戶：fzy309228829
低速率語音聲碼器的研究與實(shí)現(xiàn)

數(shù)字語音通信是當(dāng)前信息產(chǎn)業(yè)中發(fā)展最快、普及面最廣的業(yè)務(wù)。語音信號壓縮編碼是數(shù)字語音信號處理的一個(gè)方面，它和通信領(lǐng)域聯(lián)系最為密切。在現(xiàn)有的語音編碼中，美國聯(lián)邦標(biāo)準(zhǔn)混合激勵(lì)線性預(yù)測（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的碼率下取得了較好的語音質(zhì)量，具有廣闊的應(yīng)用前景。 FPGA作為一種快速、高效的硬件平臺在數(shù)字信號處理和通信領(lǐng)域具有著獨(dú)特的優(yōu)勢。現(xiàn)代大容量、高速度的FPGA一般都內(nèi)嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實(shí)現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試及硬件升級。本論文闡述了一種基于FPGA的混合激勵(lì)線性預(yù)測聲碼器的研究與設(shè)計(jì)。首先介紹了語音編碼研究的發(fā)展?fàn)顩r以及低速率語音編碼研究的意義，接著在對MELP算法進(jìn)行深入分析的基礎(chǔ)上，提出了利用DSP Builder在Matlab中建模的思路及實(shí)現(xiàn)過程，最后本文把重點(diǎn)放在MELP聲碼器的編解碼器設(shè)計(jì)上，利用DSP Builder、QuartusⅡ分別設(shè)計(jì)了其中的濾波器、分幀加窗處理、線性預(yù)測分析等關(guān)鍵模塊。在Simulink環(huán)境下運(yùn)用SignalCompiler對編解碼系統(tǒng)進(jìn)行功能仿真，為了便于仿真，系統(tǒng)中沒有設(shè)計(jì)的模塊在Simulink中用數(shù)學(xué)模型代替，仿真結(jié)果表明，合成語音信號與原始信號很好的擬合，系統(tǒng)編解碼后語音質(zhì)量基本良好。

標(biāo)簽： 低速語音聲碼器

上傳時(shí)間： 2013-06-02

上傳用戶：lili1990