設計了一套集音視頻采集、環境數據采集于一體的機場導航站綜合監控系統的前端采集裝置。采用ARM處理器S3C2410和GO7007SB芯片設計了嵌入式音視頻壓縮主板，可將音視頻數據采集、壓縮、打包為MPEG4碼流后，通過以太網上傳到監控中心管理軟件。環境采集卡采集的數據可以通過音視頻采集主板實現透明傳輸，采用GM8125實現串口擴展后可接入5條RS485總線，同時采集上百個底層監測設備，具有較強靈活性和負載能力。
上傳時間： 2013-10-26
上傳用戶：海陸空653
本書的將應及內容: • "源碼公開的最入王軍寞時操作系統fLC/OS- 1 1 為技心介紹了般人式蠅作系統在侄務侄務的調度和管理任務之間的通倩相同步內存管理等方面的實現陽應用特點 · 語密文字通俗易懂盡量越免了大量喪序摞代碼的剖析講解而代之以揭圖和例題!挺重點突出 · 在"C/05 -11 系統的移植的講解方面盡量雖曹先讀者可能不太熟悉的葉算機硬件系徒從而沖擊，.，片學習的重點而以大多數讀者都比役了'再和熟摩的"'系列單片機為硬件系統.
上傳時間： 2013-10-29
上傳用戶：wettetw
概述對于創造性產品決不能妥協，相信HR824是世界上最精確的近場監聽箱之一。 若你不使用精準的有源監聽箱，你就會浪費掉花費在其它設備上的費用。試想一下，監聽音箱是錄音及混音鏈中唯一可聽到的：所有貴重的話筒，優秀的信號處理器，（以及調音臺），只有通過你的監聽音箱才能到達你的耳朵，如果監聽箱出了問題，你就會遇到很大的麻煩。
上傳時間： 2014-12-31
上傳用戶：lilei900512
溫濕度傳感器 sht11 仿真程序 sbit out =P3^0; //加熱口 //sbit input =P1^1;//檢測口 //sbit speek =P2^0;//報警 sbit clo =P3^7;//時鐘 sbit ST =P3^5;//開始 sbit EOC =P3^6;//成功信號 sbit gwei =P3^4;//個位 sbit swei =P3^3;//十位 sbit bwei =P3^2;//百位 sbit qwei =P3^1;//千位 sbit speak =P0^0;//報警音 sbit bjled =P0^1;//報警燈 sbit zcled =P0^2;//正常LED int count; uchar xianzhi;//取轉換結果 uchar seth;//高時間 uchar setl;//低時間 uchar seth_mi;//高時間 uchar setl_mi;//低時間 bit hlbz;//高低標志 bit clbz; bit spbz; ///定時中斷程序/// void t0 (void) interrupt 1 using 0 { TH0=(65536-200)/256;//5ms*200=1000ms=1s TL0=(65536-200)%256; clo=!clo;//產生時鐘 if(count>5000) { if(hlbz) { if(seth_mi==0){seth_mi=seth;hlbz=0;out=0;} else seth_mi--; } if(!hlbz) { if(setl_mi==0){setl_mi=setl;hlbz=1;out=1;} else setl_mi--; } count=0; } else count++; } ///////////// ///////延時/////// delay(int i) { while(--i); } ///////顯示處理/////// xianshi() { int abcd=0; int i; for (i=0;i<5;i++) { abcd=xianzhi; gwei=1; swei=1; bwei=1; qwei=1; P1=dispcode[abcd/1000]; qwei=0; delay(70); qwei=1; abcd=abcd%1000; P1=dispcode[abcd/100]; bwei=0; delay(70); bwei=1; abcd=abcd%100; P1=dispcode[abcd/10]; swei=0; delay(70); swei=1; abcd=abcd%10; P1=dispcode[abcd]; gwei=0; delay(70); gwei=1; } } doing() { if(xianzhi>100) {bjled=0;speak=1;zcled=1;} else {bjled=1;speak=0;zcled=0;} } void main(void) { seth=60;//h60秒 setl=90;//l90秒 seth_mi=60;//h60秒 setl_mi=90;//l90秒 TMOD=0X01;//定時0 16位工作模式 TH0=(65536-200)/256; TL0=(65536-200)%256; TR0=1; //開始計時 ET0=1; //開定時0中斷 EA=1; //開全中斷 while(1) { ST=0; _nop_(); ST=1; _nop_(); ST=0; // EOC=0; xianshi(); while(!EOC) { xianshi(); } xianzhi=P2; xianshi(); doing(); } }
上傳時間： 2013-11-07
上傳用戶：我們的船長
手工接焊技術，電烙鐵的科學使用，必須基礎喔。
標簽： 手工焊接
上傳時間： 2013-11-10
上傳用戶：fanboynet
Audio100 audio tester是短歌行網站（WWW.AUDIO100.COM）開發的音頻信號發生器軟件，提供了35種不同頻率的正弦波信號，也提供了3組粉紅噪音信號和一組20Hz－20kHz的掃頻信號，所有信號的幅度為-20dB。Audio100 audio tester中的波形信號全部從專業音頻信號發生儀器采樣，所產生波形的頻率極為準確，失真度也極小，并且提供了專業的音頻測試信號說明。在1.0以前的版本均為測試版本，在以后的版本中將加入更多頻率的正弦波和不同頻率的方波、三角波等波形信號，成為一個具有專業品質的軟信號發生器。
上傳時間： 2013-11-11
上傳用戶：zl520l
手工接焊技術，電烙鐵的科學使用，必須基礎喔。
標簽： 手工焊接
上傳時間： 2015-01-01
上傳用戶：fqscfqj
Audio100 audio tester是短歌行網站（WWW.AUDIO100.COM）開發的音頻信號發生器軟件，提供了35種不同頻率的正弦波信號，也提供了3組粉紅噪音信號和一組20Hz－20kHz的掃頻信號，所有信號的幅度為-20dB。Audio100 audio tester中的波形信號全部從專業音頻信號發生儀器采樣，所產生波形的頻率極為準確，失真度也極小，并且提供了專業的音頻測試信號說明。在1.0以前的版本均為測試版本，在以后的版本中將加入更多頻率的正弦波和不同頻率的方波、三角波等波形信號，成為一個具有專業品質的軟信號發生器。
上傳時間： 2013-10-18
上傳用戶：半熟1994
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-21
上傳用戶：wxqman
有時候，做元件封裝的時候，做得不是按中心設置為原點（不提倡這種做法），所以制成之后導出來的坐標圖和直接提供給貼片廠的要求相差比較大。比如，以元件的某一個pin 腳作為元件的原點，明顯就有問題，直接修改封裝的話，PCB又的重新調整。所以想到一個方法：把每個元件所有的管腳的X坐標和Y坐標分別求平均值，就為元件的中心。
上傳時間： 2014-01-09
上傳用戶：xzt
