基于Actel FPGA 的雙端口RAM 設(shè)計(jì)雙端口RAM 芯片主要應(yīng)用于高速率、高可靠性、對實(shí)時性要求高的場合，如實(shí)現(xiàn)DSP與PCI 總線芯片之間的數(shù)據(jù)交換接口電路等。但普通雙端口RAM 最大的缺點(diǎn)是在兩個CPU發(fā)生競爭時，有一方CPU 必須等待，因而降低了訪問效率。IDT 公司推出的專用雙端口RAM 芯片解決了普通雙端口RAM 內(nèi)部競爭問題，并融合了中斷、旗語、主從功能。它具有存取速度快、功耗低、可完全異步操作、接口電路簡單等優(yōu)點(diǎn)，但缺點(diǎn)也非常明顯，那就是價格太昂貴。為解決IDT 專用雙端口RAM 芯片的價格過高問題，廣州致遠(yuǎn)電子有限公司推出了一種全新的基于Actel FPGA 的雙端口RAM 的解決方案。該方案采用Actel FPGA 實(shí)現(xiàn)，不僅具有IDT 專用雙端口RAM 芯片的所有性能特點(diǎn)，更是在價格上得到了很大改善，以A3P060雙端口RAM 為例，在相同容量（2K 字節(jié)）下，其價格僅為IDT 專用芯片的六分之一。
上傳時間： 2013-10-19
上傳用戶：18165383642
印刷電路板（PCB）設(shè)計(jì)解決方案市場和技術(shù)領(lǐng)軍企業(yè)Mentor Graphics（Mentor Graphics）宣布推出HyperLynx® PI（電源完整性）產(chǎn)品，滿足業(yè)內(nèi)高端設(shè)計(jì)者對于高性能電子產(chǎn)品的需求。HyperLynx PI產(chǎn)品不僅提供簡單易學(xué)、操作便捷，又精確的分析，讓團(tuán)隊(duì)成員能夠設(shè)計(jì)可行的電源供應(yīng)系統(tǒng)；同時縮短設(shè)計(jì)周期，減少原型生成、重復(fù)制造，也相應(yīng)降低產(chǎn)品成本。隨著當(dāng)今各種高性能/高密度/高腳數(shù)集成電路的出現(xiàn)，傳輸系統(tǒng)的設(shè)計(jì)越來越需要工程師與布局設(shè)計(jì)人員的緊密合作，以確保能夠透過眾多PCB電源與接地結(jié)構(gòu)，為IC提供純凈、充足的電力。配合先前推出的HyperLynx信號完整性（SI）分析和確認(rèn)產(chǎn)品組件，Mentor Graphics目前為用戶提供的高性能電子產(chǎn)品設(shè)計(jì)堪稱業(yè)內(nèi)最全面最具實(shí)用性的解決方案。“我們擁有非常高端的用戶，受到高性能集成電路多重電壓等級和電源要求的驅(qū)使，需要在一個單一的PCB中設(shè)計(jì)30余套電力供應(yīng)結(jié)構(gòu)。”Mentor Graphics副總裁兼系統(tǒng)設(shè)計(jì)事業(yè)部總經(jīng)理Henry Potts表示。“上述結(jié)構(gòu)的設(shè)計(jì)需要快速而準(zhǔn) 確的直流壓降(DC Power Drop)和電源雜訊(Power Noise)分析。擁有了精確的分析信息，電源與接地層結(jié)構(gòu)和解藕電容數(shù)(de-coupling capacitor number)以及位置都可以決定，得以避免過于保守的設(shè)計(jì)和高昂的產(chǎn)品成本。”
上傳時間： 2013-10-31
上傳用戶：ljd123456
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-11-17
上傳用戶：cjf0304
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-10-29
上傳用戶：1234xhb
常用三端穩(wěn)壓管78L05資料
標(biāo)簽： 78L05 三端穩(wěn)壓管
上傳時間： 2013-11-23
上傳用戶：chongchong1234
一個端口掃描器
上傳時間： 2014-01-12
上傳用戶：離殤
一個可以執(zhí)行Client端傳來的Shell命令的服務(wù)器程序
標(biāo)簽： Client Shell 命令 服務(wù)器
上傳時間： 2015-01-03
上傳用戶：頂?shù)弥?/p>
手機(jī)短消息服務(wù)的服務(wù)器和客戶端
標(biāo)簽： 手機(jī)短消息 服務(wù) 服務(wù)器
上傳時間： 2013-12-20
上傳用戶：xz85592677
使用3Com USR Modem進(jìn)行錄音和放音
上傳時間： 2015-01-03
上傳用戶：tedo811
使用Java編寫socket客戶端程序的小例子
上傳時間： 2015-01-04
上傳用戶：yd19890720
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
