51單片機綜合學習系統 SST芯片燒寫軟件
上傳時間： 2013-07-21
上傳用戶：plsee
隨著現代DSP、FPGA等數字芯片的信號處理能力不斷提高，基于軟件無線電技術的現代通信與信息處理系統也得到了更為廣泛的應用。軟件無線電的基本思想是以一個通用、標準、模塊化的硬件系統作為其應用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實現，從而將無線通信新系統、新產品的開發逐步轉移到軟件上來。另一方面，現代信號處理系統對數據的處理速度、處理精度和動態范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業界的重視。 @@ 目前的高速實時信號處理系統一般均采用DSP+FPGA的架構，其中DSP主要負責完成系統通信和基帶信號處理算法，而FPGA主要完成信號預處理等前端算法，并提供系統常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統的FPGA軟件設計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統的架構。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構成系統信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設接口。此外，作者還選擇了ADSP-BF533定點DSP加入系統當中以擴展系統音視頻信號處理能力，體現系統的通用性。 @@ 基于FPGA的嵌入式系統設計正逐漸成為現代FPGA應用的一個熱點。結合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內設計了一個嵌入式系統，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內集成的三態以太網MAC硬核模塊，實現了系統與上位PC機之間的以太網通信鏈路。此外，為擴展系統功能，適應未來可能的軟件升級，進一步提高系統的通用性，還將嵌入式實時操作系統μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發器的高速串行傳輸設計的關鍵技術和基本的設計方法，充分體現了目前高速實時信號處理系統的發展要求和趨勢。 @@關鍵詞：高速實時信號處理；FPGA；Virtex-5；嵌入式系統；MicroBlaze
上傳時間： 2013-05-17
上傳用戶：wangchong
MP3音樂是目前最為流行的音樂格式，因其音質、復雜度與壓縮比的完美折中，占據著廣闊的市場，不僅在互聯網上廣為流傳，而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設計方法，實現FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關步驟，以減少緩沖區存儲單元的容量和訪存次數。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內部的三個算法步驟融合在一起進行設計，可以省去存儲中間計算結果的緩存區單元。 (2)反量化、立體聲處理等模塊中，采用流水線設計技術，設置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續訪問公共緩存技術，合理規劃各計算子模塊的工作時序，將數據計算的時間隱藏在訪存過程中；充分利用頻率線的零值區特性，有效地減少數據計算量，加快了數據處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發板為平臺，實現MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
信息安全在當今的社會生產生活中已經被廣為關注，對敏感信息進行加密是提高信息安全性的一種常見的和有效的手段。 常見的加密方法有軟件加密和硬件加密。軟件加密的方法因為加密速度低、安全性差以及安裝不便，在一些高端或主流的加密處理中都采用硬件加密手段對數據進行處理。硬件加密設備如加密狗和加密卡已經廣泛地應用于信息加密領域當中。 但是加密卡和加密狗因為采用的是多芯片結構，即采用獨立的USB通信芯片和獨立的加密芯片來分別實現數據的USB傳輸和加密功能，如果在USB芯片和加密芯片之間進行數據竊聽的話，很輕易地就可以獲得未加密的明文數據。作者提出了一種新的基于單芯片實現的USB加密接口芯片的構想，采用一塊芯片實現數據的USB2.0通信和AES加密功能，命名為USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口標準和AES加密算法。該加密芯片可以實現與主機的快速通信，具有快速的密碼處理能力，對外提供USB接口，支持基于USB密碼載體的自身安全初始化方式。 根據設計思想，課題研究并設計了USB2.0加密接口芯片的總體硬件架構，設計了USB模塊和AES加密模塊。為了解決USB通信模塊與AES加密模塊之間存在的數據處理單元匹配以及速度匹配問題，本文設計了AESUSB緩沖器，優化了AES有限域加密算法。最后，利用VerilogHDL語言在FPGA芯片上實現了USB2.0加密接口芯片的功能，并在此基礎之上對加密芯片的通信和加密性能進行了測試和驗證。
上傳時間： 2013-05-24
上傳用戶：黃華強
本文著重研究用現場可編程門陣列(FPGA)來開發設計精插補芯片。選用Altera公司的Cyclone系列的EP1C3T144C8芯片設計了逐點比較法，數字積分法和比較積分法三種經典插補算法，并對各種算法模塊進行了仿真驗證。又設計了三個算法選通信號，將三種算法模塊綜合成了一個整電路。 在完成了FPGA內部三種算法的實現后，設計以一個STC單片機為粗插補處理器的FPGA實驗開發系統，并制作了PCB板。實驗開發系統板中設計了單片機程序下載和的FPGA下載配置電路，并且配有FPGA專用配置芯片，能實現FPGA上電自動配置。可用該實驗系統板進行精插補芯片的設計與開發，以及對所完成設計的功能進行驗證。 為驗證所設計芯片的插補功能，編寫了單片機粗插補程序，將產生的粗插補坐標增量發給FPGA進行插補實驗，得到了理想的插補輸出脈沖。又編寫了單片機脈沖處理程序，讀回了FPGA的輸出脈沖，并由串口發送給PC機。最后通過編寫PC機的串口通信程序以及根據插補脈沖繪圖的程序，把FPGA的輸出脈沖繪制成了插補軌跡圖形。 最終繪圖結果顯示，在20M輸入時鐘頻率下，由插補脈沖生成的插補軌跡圖形正確，驗證了本文設計的三種插補算法功能的正確性。本設計插補芯片達到了高速插補功能要求。
上傳時間： 2013-04-24
上傳用戶：zgu489
基于FPGA芯片的功能仿真平臺構建及靜態時序分析
上傳時間： 2013-06-28
上傳用戶：qilin
現場可編程門陣列(FPGA)器件是能通過對其進行編程實現具有用戶規定功能的電路，特別適合集成電路的新品開發和小批量ASIC電路的生產。近幾年來，FPGA的發展非常迅速，但目前國內廠商所使用的FPGA芯片主要還是從國外進口，這種狀況除了給生產廠家帶來很大的成本壓力以外，同時也影響到國家信息產業的保密和安全問題，因此在國內自主研發FPGA便成為一種必然的趨勢。 基于上述現實狀況及國內市場的巨大需求，中國電子科技集團公司第58研究所近年來對FPGA進行了專項研究，本論文正是作為58所專項的一部分研究工作的總結。本文深入研究了FPGA的相關設計技術，并進行了實際的FPGA器件設計，研究工作的重點是在華潤上華(CSMC)0.5μm標準CMOS工藝基礎上進行具有6000有效門的FPGA的電路設計與仿真。 論文首先闡述了可編程邏輯器件的基本結構，就可編程邏輯器件的發展過程及其器件分類，對可編程只讀存儲器、現場可編程邏輯陣列、可編程陣列邏輯、通用邏輯陣列和復雜PLD等的基本結構特點進行了討論。接著討論了FPGA的基本結構與分類及它的編程技術，另外還闡述了FPGA的集成度和速率等相關問題。并根據實際指標要求確定本文研究目標FPGA的基本結構和它的編程技術，在華潤上華0.5μm標準CMOS工藝的基礎上，進行一款FPGA芯片的設計研究工作。進行了可編程邏輯單元的基本結構的設計，并用CMOS邏輯和NMOS傳輸管邏輯實現了函數發生器、快速進位鏈和觸發器的電路設計，并對其進行了仿真，達到了預期的目標。
上傳時間： 2013-08-01
上傳用戶：baitouyu
芯片資料，時鐘芯片的相關資料，希望大家多多指教，多多交流。
上傳時間： 2013-06-25
上傳用戶：天誠24
CH376 是文件管理控制芯片，用于單片機系統讀寫U 盤或者SD 卡中的文件。
上傳時間： 2013-05-26
上傳用戶：liglechongchong
基于 nRF905芯片的無線傳輸設計與實現
上傳時間： 2013-04-24
上傳用戶：rishian
<button id="awquy"></button>