基于探索仿真三態(tài)門總線傳輸電路的目的，采用Multisim10仿真軟件對總線連接的三態(tài)門分時輪流工作時的波形進行了仿真實驗測試，給出了仿真實驗方案，即用Multisim仿真軟件構(gòu)成環(huán)形計數(shù)器產(chǎn)生各個三態(tài)門的控制信號、用脈沖信號源產(chǎn)生各個三態(tài)門不同輸入數(shù)據(jù)信號，用Multisim仿真軟件中的邏輯分析儀多蹤同步顯示各個三態(tài)門的控制信號、數(shù)據(jù)輸入信號及總線輸出信號波形，結(jié)論是仿真實驗可直觀形象地描述三態(tài)門總線傳輸電路的工作特性，所述方法的創(chuàng)新點是解決了三態(tài)門的工作波形無法用電子實驗儀器進行分析驗證的問題。
上傳時間： 2013-12-14
上傳用戶：jackandlee
介紹了基于采用分立元件設計的LC諧振放大器的設計方案與實現(xiàn)電路， 可用于通信接收機的前端電路，主要由衰減器、諧振放大器、AGC電路以及電源電路四部分組成。通過合理分配各級增益和多種措施提高抗干擾性，抑制噪聲，具有中心頻率容易調(diào)整、穩(wěn)定性高的特點。電路經(jīng)實際電路測試表明具有低功耗、高增益和較好的選擇性。
上傳時間： 2014-12-23
上傳用戶：anng
介紹了基于數(shù)字圖像處理的QR碼識別算法。該方案綜合運用了圖像灰度化、濾波去噪、二值化、邊緣檢測、圖像旋轉(zhuǎn)等多種圖像處理方法對條碼圖像進行預處理。理論分析和實驗結(jié)果表明：該算法提高了識讀的靈活性和可靠性，為QR碼識別提供了一種新途徑。
標簽： 數(shù)字圖像處理 QR碼 中的應用 算法
上傳時間： 2013-11-13
上傳用戶：cccole0605
數(shù)字容性隔離器的應用環(huán)境通常包括一些大型電動馬達、發(fā)電機以及其他產(chǎn)生強電磁場的設備。暴露在這些磁場中，可引起潛在的數(shù)據(jù)損壞問題，因為電勢（EMF，即這些磁場形成的電壓）會干擾數(shù)據(jù)信號傳輸。由于存在這種潛在威脅，因此許多數(shù)字隔離器用戶都要求隔離器具備高磁場抗擾度 (MFI)。許多數(shù)字隔離器技術都聲稱具有高 MFI，但容性隔離器卻因其設計和內(nèi)部結(jié)構(gòu)擁有幾乎無窮大的MFI。本文將對其設計進行詳細的介紹。
上傳時間： 2013-10-26
上傳用戶：litianchu
分組密碼的應用非常廣泛，但由于差分密碼攻擊和線性密碼攻擊的出現(xiàn)，使分組密碼受到致命的打擊，文章基于能夠保護已有軟件和硬件使用分組密碼投資的目的，采用多重加密的思想，通過對密碼體制強化的方法，提出了一個新的三重加密方案，并分析了其安全性特征，得到了安全性更強的一種算法。
上傳時間： 2013-11-25
上傳用戶：ljmwh2000
借助AD9981，利用一種雙芯片“乒乓”配置可以實現(xiàn)超過110 MHz的像素時鐘速率。雙芯片解決方案與交替像素采樣解決方案的不同之處在于，前者可以維持全速刷新率。雙通道AD9981設計有多種實現(xiàn)方式。本應用筆記旨在讓用戶了解在實現(xiàn)這種配置時需要考慮的因素。相關變量包括布局和路由限制、時鐘選擇、圖形控制要求和最高速率要求等。
上傳時間： 2013-10-11
上傳用戶：shinesyh
借助AD9884A，利用一種雙芯片“乒乓”配置可以實現(xiàn)超過140 MHz的像素時鐘速率。雙芯片解決方案與交替像素采樣解決方案的不同之處在于，前者可以維持全速刷新率。雙通道AD9884A設計有多種實現(xiàn)方式。本應用筆記旨在讓用戶了解在實現(xiàn)這種乒乓配置時需要考慮的因素。相關變量包括布局和路由限制、時鐘選擇、圖形控制要求和最高速率要求等。
上傳時間： 2013-10-28
上傳用戶：448949
針對數(shù)字預失真系統(tǒng)對反饋鏈路平坦度的要求，提出一種在不斷開模擬鏈路的前提下，采用單音測量WCDMA<E混模基站射頻拉遠單元反饋鏈路的增益平坦度，并采用最小二乘法，分別擬合射頻、本振和中頻的增益的方法。采用MATLAB工具產(chǎn)生濾波器系數(shù)，在基本不增加復雜度的基礎上，通過DPD軟件離線補償中頻的增益不平坦度。實際應用取得良好的補償效果。
標簽： 數(shù)字預失真 反饋 增益
上傳時間： 2013-10-18
上傳用戶：haohaoxuexi
FPGA數(shù)字變頻技術的方案，可以和DSP配合使用。
上傳時間： 2013-11-22
上傳用戶：shen954166632
采用電流模脈寬調(diào)制控制方案的電池充電芯片設計,鋸齒波信號的線性度較好,當負載電路減小時,自動進入Burst Mode狀態(tài)提高系統(tǒng)的效率。整個電路基于1.0 μm 40 V CMOS工藝設計,通過Hspice完成了整體電路前仿真驗證和后仿真,仿真結(jié)果表明,振蕩電路的性能較好,可廣泛應用在PWM等各種電子電路中。
上傳時間： 2014-12-23
上傳用戶：kangqiaoyibie
