亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

調(diào)度算法

  • 地面數(shù)字電視廣播系統(tǒng)中SRRC濾波器及FFT處理器的設(shè)計(jì)與FPGA實(shí)現(xiàn).rar

    隨著人們對(duì)數(shù)字電視和數(shù)字視頻信息的需求越來越大,數(shù)字電視廣播在中國(guó)迅速的發(fā)展起來。近幾年,數(shù)字電視傳輸系統(tǒng)技術(shù)逐漸成熟,數(shù)字電視地面廣播(DTTB)傳輸標(biāo)準(zhǔn)也于2006年8月30號(hào)正式出臺(tái)。此標(biāo)準(zhǔn)技術(shù)是由我國(guó)多家單位聯(lián)合研究的,具有自主知識(shí)產(chǎn)權(quán)的數(shù)字地面電視傳輸標(biāo)準(zhǔn)。DTTB系統(tǒng)標(biāo)準(zhǔn)的研究與仿真,具有巨大的實(shí)用價(jià)值和廣闊的市場(chǎng)前景。 @@ 本文首先研究了地面數(shù)字電視廣播標(biāo)準(zhǔn)中平方根升余弦(SRRC)濾波器(滾降系數(shù)為0.05)的結(jié)構(gòu)設(shè)計(jì),介紹了一種適合在FPGA中實(shí)現(xiàn)的高階高速FIR濾波器的并行流水線結(jié)構(gòu)。在本設(shè)計(jì)中,以CSD數(shù)優(yōu)化濾波器系數(shù),并運(yùn)用簡(jiǎn)化加法器圖(Reduced Adder Graph,RAG)算法進(jìn)行改進(jìn),最后采用并行處理的轉(zhuǎn)置型流水線結(jié)構(gòu)實(shí)現(xiàn)。 @@ 接著研究數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)采用的傳輸技術(shù)-OFDM的基本概念和技術(shù)特點(diǎn),并研究了清華大學(xué)提出的DMB-T方案中TDS-OFDM信號(hào)幀的組成結(jié)構(gòu)以及相關(guān)原理。 @@ 最后,本文針對(duì)OFDM調(diào)制所需要的3780點(diǎn)FFT處理器進(jìn)行研究。為了保證OFDM信號(hào)的采樣率和時(shí)域?qū)ьl的采樣率相同,以達(dá)到較好的同步性能,采用了3780個(gè)正交子載波的設(shè)計(jì)方案。在實(shí)現(xiàn)過程中,分析比較了多種算法的計(jì)算復(fù)雜性,設(shè)計(jì)出在硬件實(shí)現(xiàn)復(fù)雜度上進(jìn)行優(yōu)化的3780點(diǎn)FFT處理器的數(shù)據(jù)流流水線算法。之后,通過定點(diǎn)仿真比較各模塊輸出的動(dòng)態(tài)范圍和概率分布,設(shè)計(jì)出定點(diǎn)字長(zhǎng)的優(yōu)化方案,并分析計(jì)算了這一處理器的輸出信噪比與內(nèi)部各模塊字長(zhǎng)的關(guān)系,進(jìn)一步降低了硬件實(shí)現(xiàn)復(fù)雜性。 @@關(guān)鍵字:數(shù)字電視地面廣播傳輸(DTTB);平方根升余弦濾波器(SRRC);正交頻分復(fù)用調(diào)制(OFDM);快速傅立葉變換(FFT); 3780

    標(biāo)簽: SRRC FPGA FFT

    上傳時(shí)間: 2013-04-24

    上傳用戶:mdrd3080

  • 智能人臉識(shí)別算法及其FPGA的實(shí)現(xiàn).rar

    人臉自動(dòng)識(shí)別技術(shù)是模式識(shí)別、圖像處理等學(xué)科的一個(gè)最熱門研究課題之一。隨著社會(huì)的發(fā)展,各方面對(duì)快速有效的自動(dòng)身份驗(yàn)證的要求日益迫切,而人臉識(shí)別技術(shù)作為各種生物識(shí)別技術(shù)中最重要的方法之一,已經(jīng)越來越多的受到重視。對(duì)于具有實(shí)時(shí),快捷,低誤識(shí)率的高性能算法以及對(duì)算法硬件加速的研究也逐漸展開。 本文詳細(xì)分析了智能人臉識(shí)別算法原理,發(fā)展概況和前景,包括人臉檢測(cè)算法,人眼定位算法,預(yù)處理算法,PCA和ICA 算法,詳細(xì)分析了項(xiàng)目情況,系統(tǒng)劃分,軟硬件平臺(tái)的資源和使用。并在ISE軟件平臺(tái)上,用硬件描述語言(verilog HDL)對(duì)算法部分嚴(yán)格按照FPGA代碼風(fēng)格進(jìn)行了RTL 硬件建模,并對(duì)C++算法進(jìn)行了優(yōu)化處理,通過仿真與軟件算法結(jié)果進(jìn)行比對(duì),評(píng)估誤差,最后在VirtexII Pro FPGA 上進(jìn)行了綜合實(shí)現(xiàn)。 主要研究?jī)?nèi)容如下: 首先,對(duì)硬件平臺(tái)xilinx的VirtexII Pro FPGA 上的系統(tǒng)資源進(jìn)行了描述和研究,對(duì)存儲(chǔ)器sdram,RS-232 串口,JTAG 進(jìn)行了研究和調(diào)試,對(duì)Coreconnect的OPB總線仲裁機(jī)理進(jìn)行了兩種算法的比較,RTL 設(shè)計(jì),仿真和綜合。利用ISE和VC++軟件平臺(tái),對(duì)verilog和C++算法進(jìn)行同步比較測(cè)試,使每步算法對(duì)應(yīng)正確的結(jié)果。對(duì)軟硬件平臺(tái)的合理使用使得在項(xiàng)目中能盡可能多的充分利用硬件資源,制板時(shí)正確選型,以及加快設(shè)計(jì)和調(diào)試進(jìn)度。其次,對(duì)人臉識(shí)別算法流程中的人臉檢測(cè),人眼定位,預(yù)處理,識(shí)別算法分別進(jìn)行了比較研究,選取其中各自性能最好的一種算法對(duì)其原理進(jìn)行了分析討論。人臉檢測(cè)采用adaboost 算法,因其速度和精度的綜合性能表現(xiàn)優(yōu)異。人眼定位采用小塊合并算法,因?yàn)樗哂锌焖?,?zhǔn)確,弱時(shí)實(shí)的特點(diǎn)。預(yù)處理算法采用直方圖均衡加平滑的算法,簡(jiǎn)單,高效。 識(shí)別算法采用PCA 加ICA 算法,它能最大的弱化姿態(tài)和光照對(duì)人臉識(shí)別的影響。 最后,使用Verilog HDL 硬件描述語言進(jìn)行算法的RTL 建模,在C++算法的基礎(chǔ)上,保證原來效果的前提下,根據(jù)FPGA 硬件特點(diǎn)對(duì)算法進(jìn)行了優(yōu)化。視頻輸入輸出是人臉識(shí)別的前提,它提供FPGA 上算法需要處理的數(shù)據(jù),預(yù)處理算法在C++算法的基礎(chǔ)上進(jìn)行了優(yōu)化,最大的減少了運(yùn)算量,提高了運(yùn)算速度,16 位計(jì)算器模塊使得在算法實(shí)現(xiàn)時(shí)可以根據(jù)系統(tǒng)要求,在FPGA的ip 核和自己設(shè)計(jì)的模塊之間選擇性能更好的一個(gè)來調(diào)用,F(xiàn)IFO的設(shè)計(jì)提供同步和異步時(shí)鐘域的數(shù)據(jù)緩存。設(shè)計(jì)在ISE和VC++軟件平臺(tái)同時(shí)進(jìn)行,隨時(shí)對(duì)verilog和C++數(shù)據(jù)進(jìn)行監(jiān)測(cè)和比對(duì)。全部設(shè)計(jì)模塊通過仿真,達(dá)到預(yù)定的性能要求,并在FPGA 上綜合實(shí)現(xiàn)。

    標(biāo)簽: FPGA 人臉識(shí)別 算法

    上傳時(shí)間: 2013-07-13

    上傳用戶:李夢(mèng)晗

  • 基于FPGA的快速路由查找算法研究及實(shí)現(xiàn).rar

    現(xiàn)代通信朝著全網(wǎng)IP化的進(jìn)程逐步發(fā)展,越來越多的通信需要IP路由查找;同時(shí)光纖技術(shù)的發(fā)展,使得比特速率達(dá)到了20Gbps,路由技術(shù)成了整個(gè)通信系統(tǒng)的瓶頸,迫切需要一種具有高查找性能,低成本的路由算法,能夠適應(yīng)大規(guī)模應(yīng)用。 本文研究了一種高性能、低成本的路由算法。在四分支并行路由查找算法的基礎(chǔ)上,實(shí)現(xiàn)了雙分支并行,每個(gè)分支流水查找的16-8-8路由算法。該算法由三級(jí)表構(gòu)成,長(zhǎng)度小于16的前綴通過擴(kuò)展成為長(zhǎng)度16的前綴存儲(chǔ)在第一級(jí)表中;長(zhǎng)度小于24位的前綴通過擴(kuò)展成為長(zhǎng)度24的前綴存儲(chǔ)在前兩級(jí)表中;長(zhǎng)度大于24的前綴則通過專門的存儲(chǔ)空間進(jìn)行存儲(chǔ)。將IP路由的二維查找轉(zhuǎn)化為一維精確查找,每次查找最多訪問存儲(chǔ)器3次,就可以查得下一跳的路由信息。使用Verilog語言實(shí)現(xiàn)了本文提出的算法,并對(duì)算法進(jìn)行了功能仿真。為了實(shí)現(xiàn)低成本,該算法采用了FPGA和SSRAM的硬件結(jié)構(gòu)實(shí)現(xiàn)。 功能仿真表明本文設(shè)計(jì)的算法查找速度能適應(yīng)20Gbps的接口轉(zhuǎn)發(fā)速率。

    標(biāo)簽: FPGA 路由 查找算法

    上傳時(shí)間: 2013-04-24

    上傳用戶:金宜

  • 基于FPGA的LDPC碼的實(shí)現(xiàn).rar

    低密度校驗(yàn)碼(LDPC)是一種能逼近Shannon容量限的漸進(jìn)好碼,其長(zhǎng)碼性能甚至超過了Turbo碼。低密度校驗(yàn)碼以其迭代譯碼復(fù)雜度低,沒有錯(cuò)誤平層,碼率和碼長(zhǎng)可靈活改變的優(yōu)點(diǎn)成為Turbo碼強(qiáng)有力的競(jìng)爭(zhēng)對(duì)手。目前,LDPC碼已廣泛應(yīng)用于深空通信、光纖通信、衛(wèi)星數(shù)字視頻和音頻廣播等領(lǐng)域,因此LDPC碼編譯碼器的硬件實(shí)現(xiàn)已成為糾錯(cuò)編碼領(lǐng)域的研究熱點(diǎn)之一。 本文在分析LDPC碼的基本編碼結(jié)構(gòu)基礎(chǔ)上,首先研究了LDPC碼的隨機(jī)構(gòu)造方法,并給出了有效的PEG算法實(shí)現(xiàn)方法,重點(diǎn)分析了用環(huán)消除(cycle elimination)算法實(shí)現(xiàn)的準(zhǔn)循環(huán)LDPC碼的構(gòu)造。然后對(duì)LDPC碼的幾種不同譯碼算法進(jìn)行分析比較,討論了一種適合硬件實(shí)現(xiàn)的譯碼算法-TDMP算法,并對(duì)易于硬件實(shí)現(xiàn)的TDMP算法進(jìn)行了性能仿真,仿真結(jié)果表明TDMP算法作為硬件實(shí)現(xiàn)的譯碼算法具有優(yōu)異的性能優(yōu)勢(shì)。最后針對(duì)Altera公司的StratixEPIS25 FPGA芯片設(shè)計(jì)了一個(gè)基于TDMP算法的(4096,2048)非規(guī)則LDPC碼譯碼器,內(nèi)部用了4個(gè)單校驗(yàn)碼譯碼器并行譯1幀數(shù)據(jù),3幀同時(shí)譯碼,作者詳細(xì)介紹了該譯碼器芯片的設(shè)計(jì)過程和內(nèi)部結(jié)構(gòu)和工作流程。

    標(biāo)簽: FPGA LDPC

    上傳時(shí)間: 2013-05-23

    上傳用戶:fujun35303

  • 基于FPGA的H264編碼器的硬件的實(shí)現(xiàn).rar

    對(duì)于H.264視頻編碼系統(tǒng),雖然單純用軟件也可以實(shí)現(xiàn)整個(gè)編碼過程,但是由于整個(gè)編碼系統(tǒng)的算法復(fù)雜度很高,里面又有大量的數(shù)學(xué)運(yùn)算,使得軟件的計(jì)算能力差、速度慢,容易造成總線擁擠,所以單純地依靠軟件無法實(shí)現(xiàn)視頻編碼的要求。為了縮短整個(gè)編碼的時(shí)間,提高編碼系統(tǒng)的工作效率,有必要將軟件中耗費(fèi)時(shí)間和資源較多的模塊用硬件來實(shí)現(xiàn)。本文正是基于上述的想法,通過使用FPGA豐富的內(nèi)部資源來實(shí)現(xiàn)H.264的編碼。本系統(tǒng)流程是首先使用視頻解碼芯片SAA7113將從攝像頭傳輸過來的PAL制式數(shù)據(jù)轉(zhuǎn)換為ITU656格式的數(shù)字視頻數(shù)據(jù),然后由FPGA讀取并進(jìn)行預(yù)測(cè)、變換和編碼,最后將編碼生成的碼流通過USB接口發(fā)送到PC端進(jìn)行解碼和顯示。

    標(biāo)簽: FPGA H264 編碼器

    上傳時(shí)間: 2013-06-30

    上傳用戶:hehuaiyu

  • 基于FPGA的視頻圖像處理器.rar

    隨著數(shù)字圖像處理技術(shù)的發(fā)展,圖像處理系統(tǒng)在日常生活、工業(yè)、軍事和醫(yī)療方面等許多領(lǐng)域得到了廣泛的應(yīng)用。 本論文圍繞視頻圖像處理器的設(shè)計(jì)以及圖像增強(qiáng)算法的研究,開展了以下方面的研究: 1.對(duì)基于拉普拉斯算子的灰度圖像增強(qiáng)算法、基于飽和度分量反饋的自適應(yīng)亮度增強(qiáng)算法及其改進(jìn)算法進(jìn)行了仿真,并分別對(duì)增強(qiáng)前后的灰度圖像和彩色圖像進(jìn)行了比較。 2.提出了一個(gè)視頻圖像處理器的硬件實(shí)現(xiàn)方案。該方案以FPGA為核心,具有較強(qiáng)的圖像實(shí)時(shí)處理能力,具有1路視頻輸入端口和1路視頻輸出端口,以及PCI接口和2個(gè)UART串行接口。 3.完成了視頻圖像處理器的原理圖設(shè)計(jì)、印制板圖設(shè)計(jì)。在印制板圖設(shè)計(jì)中,應(yīng)用信號(hào)完整新分析的理論,對(duì)高速電路的布局和布線進(jìn)行了優(yōu)化設(shè)計(jì),保證了硬件電路的性能。

    標(biāo)簽: FPGA 視頻圖像 處理器

    上傳時(shí)間: 2013-06-13

    上傳用戶:lanjisu111

  • 衛(wèi)星導(dǎo)航接收機(jī)中長(zhǎng)碼直捕算法研究與FPGA實(shí)現(xiàn).rar

    衛(wèi)星導(dǎo)航定位系統(tǒng)可以為公路、鐵路、空中和海上的交通運(yùn)輸工具提供導(dǎo)航定位服務(wù)。它能夠軍民兩用,戰(zhàn)略作用與商業(yè)利益并舉。只要持有便攜式接收機(jī),則無論身處陸地、海上還是空中,都能收到衛(wèi)星發(fā)出的特定信號(hào)。接收機(jī)選取至少四顆衛(wèi)星發(fā)出的信號(hào)進(jìn)行分析,就能確定接收機(jī)持有者的位置。 GPS導(dǎo)航定位接收機(jī)的理論基礎(chǔ)即是擴(kuò)頻通信理論,擴(kuò)頻通信技術(shù)與常規(guī)的通信技術(shù)相比,具有低截獲率,強(qiáng)抗噪聲,抗干擾性,具有信息隱蔽和多址通信等特點(diǎn),目前己從軍事領(lǐng)域向民用領(lǐng)域迅速發(fā)展,成為進(jìn)入信息時(shí)代的高新技術(shù)通信傳輸方式之一。擴(kuò)頻通信技術(shù)中,最常見的是直接序列擴(kuò)頻通信(DSSS)系統(tǒng),本文所研究的就是這一類系統(tǒng)。 目前在衛(wèi)星信號(hào)的捕獲上一般使用兩種方法:順序捕獲方法(時(shí)域法,基于大規(guī)模并行相關(guān)器)和并行捕獲方法(頻域法,基于FFT)。本文在第二章分別分析了現(xiàn)有順序捕獲和并行捕獲技術(shù)的原理,并給出了它們的優(yōu)缺點(diǎn)。 本文第三章對(duì)長(zhǎng)碼的直接捕獲進(jìn)行了深入的研究,基于對(duì)國(guó)內(nèi)外相關(guān)文獻(xiàn)中長(zhǎng)碼直捕方法的分析與對(duì)比,并且結(jié)合在實(shí)際過程中硬件資源需求的考慮,應(yīng)用了基于分段補(bǔ)零循環(huán)相關(guān)和FFT搜索頻偏的直捕方法。此方法大大減少了計(jì)算量,加快了信號(hào)捕獲的速度。本方法利用FFT實(shí)現(xiàn)接收信號(hào)與本地長(zhǎng)碼的并行相關(guān),同時(shí)完成頻偏的搜索,將傳統(tǒng)的二維搜索轉(zhuǎn)換為并行的一維搜索,從而能快速實(shí)現(xiàn)長(zhǎng)碼捕獲。 GPS信號(hào)十分微弱,靈敏度低,在戰(zhàn)場(chǎng)環(huán)境下,GPS接收機(jī)會(huì)面臨各種人為的干擾。如何從復(fù)雜的干擾信號(hào)中實(shí)現(xiàn)對(duì)GPS信號(hào)的捕獲,即抗干擾技術(shù)的研究,是GPS也是本文研究一個(gè)的方面。第四章即研究了GPS接收機(jī)干擾抑制算法,在強(qiáng)干擾環(huán)境下,需要借助信號(hào)處理技術(shù)在不增加信號(hào)帶寬的條件下提高系統(tǒng)的抗干擾能力,以保證后續(xù)捕獲跟蹤模塊有充足的處理增益。 本文在第五章給出了GPS接收機(jī)長(zhǎng)碼捕獲以及干擾抑制的FPGA實(shí)現(xiàn)方案,并對(duì)各主要子模塊進(jìn)行了詳細(xì)地分析?;拘徒邮諜C(jī)中長(zhǎng)碼捕獲采用頻域方法,選用Altera StratixⅡ EP2S180芯片實(shí)現(xiàn);抗干擾型接收機(jī)中選用Xilinx xc4vlx100芯片。實(shí)現(xiàn)了各模塊的單獨(dú)測(cè)試和整個(gè)系統(tǒng)的聯(lián)調(diào),通過聯(lián)調(diào)驗(yàn)證,本文提出的長(zhǎng)碼直接捕獲方法正確、可行。 本文提出的長(zhǎng)碼直捕方法可以在不需要C/A碼輔助捕獲下完成對(duì)長(zhǎng)碼的直接捕獲,可以應(yīng)用于GPS接收機(jī),監(jiān)測(cè)站接收機(jī)的同步等,對(duì)我國(guó)自主研發(fā)導(dǎo)航定位接收機(jī)也有重大的現(xiàn)實(shí)及經(jīng)濟(jì)意義。

    標(biāo)簽: FPGA 衛(wèi)星導(dǎo)航 接收機(jī)

    上傳時(shí)間: 2013-06-18

    上傳用戶:wang5829

  • 基于DSP和FPGA的數(shù)字化開關(guān)電源的實(shí)用化研究.rar

    文章開篇提出了開發(fā)背景。認(rèn)為現(xiàn)在所廣泛應(yīng)用的開關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點(diǎn)是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低,對(duì)不同的客戶要求來“量身定做”不同的產(chǎn)品,同時(shí)幾乎沒有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天,這種傳統(tǒng)的模擬開關(guān)電源已經(jīng)很難跟上時(shí)代的發(fā)展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化,開關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化,使開關(guān)電源的控制部分的智能化、零件的共通化、電源的動(dòng)作狀態(tài)的遠(yuǎn)距離監(jiān)測(cè)成為了可能,同時(shí)由于它的智能化、零件的共通化使得它能夠靈活地應(yīng)對(duì)不同客戶的需求,這就降低了開發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號(hào)處理新技術(shù),數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。 在數(shù)字化領(lǐng)域的今天,最后一個(gè)沒有數(shù)字化的堡壘就是電源領(lǐng)域。近年來,數(shù)字電源的研究勢(shì)頭與日俱增,成果也越來越多。雖然目前中國(guó)制造的開關(guān)電源占了世界市場(chǎng)的80%以上,但都是傳統(tǒng)的比較低端的模擬電源。高端市場(chǎng)上幾乎沒有我們份額。 本論文研究的主要內(nèi)容是在傳統(tǒng)開關(guān)電源模擬調(diào)節(jié)器的基礎(chǔ)上,提出了一種新的數(shù)字化調(diào)節(jié)器方案,即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對(duì)系統(tǒng)方案和電路進(jìn)行了較為具體的設(shè)計(jì),并通過測(cè)試取得了預(yù)期結(jié)果。測(cè)試證明該方案能夠適合本行業(yè)時(shí)代發(fā)展的步伐,使系統(tǒng)電路更簡(jiǎn)單,精度更高,通用性更強(qiáng)。同時(shí)該方案也可用于相關(guān)領(lǐng)域。 本文首先分析了國(guó)內(nèi)外開關(guān)電源發(fā)展的現(xiàn)狀,以及研究數(shù)字化開關(guān)電源的意義。然后提出了數(shù)字化開關(guān)電源的總體設(shè)計(jì)框圖和實(shí)現(xiàn)方案,并與傳統(tǒng)的開關(guān)電源做了較為詳細(xì)的比較。本論文的設(shè)計(jì)方案是采用DSP技術(shù)和FPGA技術(shù)來做數(shù)字化PID調(diào)節(jié),通過數(shù)字化PID算法產(chǎn)生PWM波來控制斬波器,控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器,使電路更簡(jiǎn)單,精度更高,通用性更強(qiáng)。傳統(tǒng)的模擬開關(guān)電源是將電流電壓反饋信號(hào)做PID調(diào)節(jié)后--分立元器件構(gòu)成,采用專用脈寬調(diào)制芯片實(shí)現(xiàn)PWM控制。電流反饋信號(hào)來自主回路的電流取樣,電壓反饋信號(hào)來自主回路的電壓采樣。再將這兩個(gè)信號(hào)分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端,用來實(shí)現(xiàn)閉環(huán)控制。同時(shí)用來保證系統(tǒng)的穩(wěn)定性及實(shí)現(xiàn)系統(tǒng)的過流過壓保護(hù)、電流和電壓值的顯示。電壓、電流的給定信號(hào)則由單片機(jī)或電位器提供。再次,文章對(duì)各個(gè)模塊從理論和實(shí)際的上都做了仔細(xì)的分析和設(shè)計(jì),并給出了具體的電路圖,同時(shí)寫出了軟件流程圖以及設(shè)計(jì)中應(yīng)該注意的地方。整個(gè)系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運(yùn)算、環(huán)境開關(guān)量檢測(cè)、環(huán)境開關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號(hào)采集、負(fù)載電壓信號(hào)采集、負(fù)載電流信號(hào)采集、以及對(duì)信號(hào)的一階數(shù)字低通濾波。由于整個(gè)系統(tǒng)是閉環(huán)控制系統(tǒng),要求采樣速率相當(dāng)高。本系統(tǒng)采用FPGA來控制ADC,這樣就避免了高速采樣占用系統(tǒng)資源的問題,減輕了DSP的負(fù)擔(dān)。DSP可以將讀到的ADC信號(hào)做PID調(diào)節(jié),從而產(chǎn)生PWM波來控制逆變橋的開關(guān)速率,從而達(dá)到閉環(huán)控制的目的。 最后,對(duì)數(shù)字化開關(guān)電源和模擬開關(guān)電源做了對(duì)比測(cè)試,得出了預(yù)期結(jié)論。同時(shí)也提出了一些需要改進(jìn)的地方,認(rèn)為該方案在其他相關(guān)行業(yè)中可以廣泛地應(yīng)用。模擬控制電路因?yàn)槭褂迷S多零件而需要很大空間,這些零件的參數(shù)值還會(huì)隨著使用時(shí)間、溫度和其它環(huán)境條件的改變而變動(dòng)并對(duì)系統(tǒng)穩(wěn)定性和響應(yīng)能力造成負(fù)面影響。數(shù)字電源則剛好相反,同時(shí)數(shù)字控制還能讓硬件頻繁重復(fù)使用、加快上市時(shí)間以及減少開發(fā)成本與風(fēng)險(xiǎn)。在當(dāng)前對(duì)產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下,數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來基本上達(dá)到了設(shè)計(jì)要求。能夠滿足較高精度的設(shè)計(jì)要求。但對(duì)于高精度數(shù)字化電源,系統(tǒng)還有值得改進(jìn)的地方,比如改進(jìn)主控器,提高參考電壓的精度,提高采樣器件的精度等,都可以提高系統(tǒng)的精度。 本系統(tǒng)涉及電子、通信和測(cè)控等技術(shù)領(lǐng)域,將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機(jī)地結(jié)合了起來。本系統(tǒng)的設(shè)計(jì)方案不僅可以用在電源控制器上,只要是相關(guān)的領(lǐng)域都可以采用。

    標(biāo)簽: FPGA DSP 數(shù)字化

    上傳時(shí)間: 2013-06-29

    上傳用戶:dreamboy36

  • WCDMA數(shù)字直放站數(shù)字上下變頻及降低峰均比的研究與FPGA實(shí)現(xiàn).rar

    隨著3G網(wǎng)絡(luò)建設(shè)的展開,移動(dòng)用戶數(shù)量逐漸增加,用戶和運(yùn)營(yíng)商對(duì)網(wǎng)絡(luò)的質(zhì)量和覆蓋要求也越來越高。而在實(shí)際工作中,基站成本在網(wǎng)絡(luò)投資中占有很大比例,并且基站選址是建網(wǎng)的主要難題之一。同基站相比,直放站以其性價(jià)比高、建設(shè)周期短等優(yōu)點(diǎn)在我國(guó)移動(dòng)網(wǎng)絡(luò)上有著大量的應(yīng)用。目前,直放站已成為提高運(yùn)營(yíng)商網(wǎng)絡(luò)質(zhì)量、解決網(wǎng)絡(luò)盲區(qū)或弱區(qū)問題、增強(qiáng)網(wǎng)絡(luò)覆蓋的主要手段之一。但由于傳統(tǒng)的模擬直放站受周邊環(huán)境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低,同時(shí)設(shè)備間沒有統(tǒng)一的協(xié)議規(guī)范,無法滿足系統(tǒng)廠商與直放站廠商的兼容,所以移動(dòng)通信市場(chǎng)迫切需要通過數(shù)字化來解決這些問題。 本文正是以設(shè)計(jì)新型數(shù)字化直放站為目標(biāo),以實(shí)現(xiàn)數(shù)字中頻系統(tǒng)為研究重心,圍繞數(shù)字中頻的相關(guān)技術(shù)而展開研究。 文章介紹了數(shù)字直放站的研究背景和國(guó)內(nèi)外的研究現(xiàn)狀,闡述了數(shù)字直放站系統(tǒng)的設(shè)計(jì)思想及總體實(shí)現(xiàn)框圖,并對(duì)數(shù)字直放站數(shù)字中頻部分進(jìn)行了詳細(xì)的模塊劃分。針對(duì)其中的數(shù)字上下變頻模塊設(shè)計(jì)所涉及到的相關(guān)技術(shù)作詳細(xì)介紹,涉及到的理論主要有信號(hào)采樣理論、整數(shù)倍內(nèi)插和抽取理論等,在理論基礎(chǔ)上闡述了一些具體模塊的高效實(shí)現(xiàn)方案,最終利用FPGA實(shí)現(xiàn)了數(shù)字變頻模塊的設(shè)計(jì)。 在數(shù)字直放站系統(tǒng)中,降低峰均比是提高功放工作效率的關(guān)鍵技術(shù)之一。本文首先概述了降低峰均比的三類算法,然后針對(duì)目前常用的幾種算法進(jìn)行了仿真分析,最后在綜合考慮降低峰均比效果與實(shí)現(xiàn)復(fù)雜度的基礎(chǔ)上,提出了改進(jìn)的二次限幅算法。通過仿真驗(yàn)證算法的有效性后,針對(duì)其中的噪聲整形濾波器提出了“先分解,再合成”的架構(gòu)實(shí)現(xiàn)方式,并指出其中間級(jí)窄帶濾波器采用內(nèi)插級(jí)聯(lián)的方式實(shí)現(xiàn),最后整個(gè)算法在FPGA上實(shí)現(xiàn)。 在軟件無線電思想的指導(dǎo)下,本文利用系統(tǒng)級(jí)的設(shè)計(jì)方法完成了WCDMA數(shù)字直放站中頻系統(tǒng)設(shè)計(jì)。遵照3GPP等相關(guān)標(biāo)準(zhǔn),完成了系統(tǒng)的仿真測(cè)試和實(shí)物測(cè)試。最后得出結(jié)論:該系統(tǒng)實(shí)現(xiàn)了WCDMA數(shù)字直放站數(shù)字中頻的基本功能,并可保證在現(xiàn)有硬件不變的基礎(chǔ)上實(shí)現(xiàn)不同載波間平滑過渡、不同制式間輕松升級(jí)。

    標(biāo)簽: WCDMA FPGA 數(shù)字

    上傳時(shí)間: 2013-07-07

    上傳用戶:林魚2016

  • G729A語音編解碼算法研究及FPGA實(shí)現(xiàn).rar

    語音編碼技術(shù)始終是語音研究的熱點(diǎn)。語音編碼作為多媒體通信中信息傳輸?shù)囊粋€(gè)重要環(huán)節(jié),越來越受到廣泛的重視。G729是由美國(guó)、法國(guó)、日本和加拿大的幾家著名國(guó)際電信實(shí)體聯(lián)合開發(fā)的,國(guó)際電信聯(lián)盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡(jiǎn)化方案G729A,主要降低了計(jì)算的復(fù)雜度以便于實(shí)時(shí)實(shí)現(xiàn)。因其具有良好的合成語音質(zhì)量、適中的復(fù)雜度、較低的時(shí)延等優(yōu)點(diǎn),G729A標(biāo)準(zhǔn)已被廣泛應(yīng)用在VOIP網(wǎng)關(guān)、IP電話中。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號(hào)處理領(lǐng)域的優(yōu)勢(shì),對(duì)G729A語音編碼中的線性預(yù)測(cè)(LP)濾波器系數(shù)提取的FPGA(現(xiàn)場(chǎng)可編程門陣列,F(xiàn)ield Programmable Gate Array)實(shí)現(xiàn)進(jìn)行了深入研究。論文首先對(duì)語音信號(hào)處理及其發(fā)展進(jìn)行介紹,深入討論了G729A語音編解碼技術(shù)。第二,對(duì)Altera公司的Stratix系列可編程器件的內(nèi)部結(jié)構(gòu)進(jìn)行了研究,分析了在QuartusII開發(fā)平臺(tái)上進(jìn)行FPGA設(shè)計(jì)的流程。第三,基于FPGA,對(duì)G729A編碼系統(tǒng)的LP分析部分做了具體設(shè)計(jì),其中包括自相關(guān)函數(shù)和杜賓(Durbin)遞推兩個(gè)主要功能模塊,并對(duì)其工作過程進(jìn)行了詳細(xì)的分析。第四,針對(duì)系統(tǒng)所使用的除法運(yùn)算都是商小于1的特點(diǎn),設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)系統(tǒng)專用的除法器模塊。最后,在Altera FPGA目標(biāo)芯片EP1S30F780C7上,對(duì)LP分析系統(tǒng)進(jìn)行了驗(yàn)證,證明了方案的可行性。

    標(biāo)簽: G729A FPGA 語音編解碼

    上傳時(shí)間: 2013-06-20

    上傳用戶:pwcsoft

主站蜘蛛池模板: 馆陶县| 大英县| 崇阳县| 长武县| 岳阳市| 岫岩| 胶南市| 晴隆县| 维西| 德格县| 勐海县| 青河县| 延津县| 金山区| 德庆县| 田阳县| 道真| 乌恰县| 得荣县| 青浦区| 奉新县| 云霄县| 正阳县| 金山区| 东乡县| 新乐市| 香格里拉县| 霍州市| 衢州市| 洪泽县| 庄浪县| 肥东县| 娱乐| 迁安市| 利辛县| 云霄县| 丽江市| 龙川县| 合作市| 汝城县| 华池县|