用FPGA實現(xiàn)大型設(shè)計時，可能需要FPGA具有以多個時鐘運行的多重數(shù)據(jù)通路，這種多時鐘FPGA設(shè)計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數(shù)、異步時鐘設(shè)計和時鐘/數(shù)據(jù)關(guān)系。設(shè)計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進行布線
標(biāo)簽： FPGA 大型 計時
上傳時間： 2013-08-23
上傳用戶：q986086481
arm9_fpga2_verilog是一個可以綜合的用verilog寫的arm9的ip軟核，對學(xué)習(xí)arm和FPGA開發(fā)有幫助。
標(biāo)簽： verilog fpga arm9 arm
上傳用戶：xlcky
用VHDl設(shè)計UART的文章，使用QuartusII平臺
標(biāo)簽： VHDl UART
上傳時間： 2013-08-24
上傳用戶：sc965382896
單片機用總線方式與CPLD系統(tǒng)進行通信。
標(biāo)簽： CPLD 單片機 總線 方式
上傳時間： 2013-08-25
上傳用戶：風(fēng)行天下
我做畢業(yè)設(shè)計用的單片機仿真教程，希望對各位有用
標(biāo)簽： 畢業(yè)設(shè)計 單片機 仿真教程
上傳時間： 2013-08-26
上傳用戶：libinxny
用WINCE進行嵌入式開發(fā)的源代碼開發(fā)板S3C2410
標(biāo)簽： S3C2410 WINCE 嵌入式開發(fā) 源代碼
上傳用戶：onewq
本人認為是一本很適合FPGA初學(xué)者參考用的好書
標(biāo)簽： FPGA 初學(xué)者
上傳時間： 2013-08-27
上傳用戶：小楓殘月
用FPGA實現(xiàn)任意波形發(fā)生器的源代碼，另外還包括FPGA實現(xiàn)UART，從而與MCU實現(xiàn)串行通信。
標(biāo)簽： FPGA 任意波形發(fā)生器 源代碼
上傳用戶：llwap
描述了用CoolRunner CPLD實現(xiàn)mp3 player的一種方法，值得學(xué)習(xí)
標(biāo)簽： CoolRunner player CPLD mp3
上傳時間： 2013-08-28
上傳用戶：chenhr
用vhdl實現(xiàn)的除法器
標(biāo)簽： vhdl 除法器
上傳用戶：wd450412225
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
