H.264作為新一代視頻編碼標準，相比上一代視頻編碼標準MPEG2，在相同畫質下，平均節約64﹪的碼流。該標準僅設定了碼流的語法結構和解碼器結構，實現靈活性極大，其規定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應用，因此。H.264的編碼器的設計可以根據需求的不同而不同。 H.264雖然具有優異的壓縮性能，但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析，并統計了整個軟件編碼中計算量的分布。H.264中采用了率失真優化算法，提高了幀內預測編碼的效率。在該算法下進行幀內預測時，為了得到一個宏塊的預測模式，需要進行592次率失真代價計算。因此為了降低幀內預測模式選擇的計算復雜度，本文改進了幀內預測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內編碼時間平均節約60﹪以上，對編碼的實時性有較大幫助。 為了實現實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現。首先研究了H.264編碼器硬件實現架構，并對影響編碼速度，且具有硬件實現優越性的幾個重要部分進行了算法研究和FPGA.實現。本文主要研究了H.264編碼器中整數DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數DCT變換等部分。分別對這些模塊進行了綜合和時序仿真，并將驗證后通過的系統模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進行了在線測試，驗證了該系統對輸入的殘差數據實時壓縮編碼的功能。 本文對H.264編碼器幀內預測模式選擇算法的改進，算法實現簡單，對軟件編碼的實時性有很大幫助。本文對在單片FPGA上實現H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設計有著積極的借鑒性。
標簽： FPGA 264 幀內預測
上傳時間： 2013-06-13
上傳用戶：夜月十二橋
H.264/AVC是由ITU和ISO兩大組織聯合組成的JVT共同制定的一項新的視頻壓縮技術標準，在較低帶寬上提供高質量的圖像傳輸是H.264/AVC的應用亮點。在同樣的視覺質量前提下，H.264/AVC比H.263和MPEG-4節約了50％的碼率。但H.264獲得優越性能的代價是計算復雜度的增加，據估計其編碼的計算復雜度大約為H.263的3倍，因此很難應用于實時視頻處理領域。針對這一現狀，業內做了大量的研究工作，力圖降低其計算復雜度和提高運行效率。比如在運動估計方面，國內外在這方面的研究已經很成熟。而針對幀內/幀間預測編碼的研究卻較少。因此研究預測模式的快速算法具有理論意義和應用價值。 本文在詳細研究H.264標準視頻壓縮編碼特點基礎上，分析了H.264幀內編碼, 幀間編碼及變換，量化技術的原理及特點，提出了一種基于局部邊緣方向信息的快速幀內模式判決算法，通過結合SAD的模式選擇方法來減少模式選擇數目。它采用了Sobel梯度算子計算當前塊的邊緣信息，累加當前塊中屬于同一方向像素點的邊緣矢量構造不同模式下的邊緣方向直方圖，以便確定最可能的預測模式。該算法有效降低了編碼器的運算復雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸的質量。 另外在幀間預測模式選擇算法方面進行了改進研究：按順序對不同類型進行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數量的同時，結合小塊模式搜索中途停止準則來確定最優模式。仿真表明：改進算法相對與原來算法能夠節省很多的編碼時間（平均下降了49.3％），但帶來的圖像質星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。 同時在整數DCT變換模塊中，提出了一種快速蝶形算法，使得對4×4點數據做一次變換，只需通過8×8次加法和2×8次移位運算便可完成，與原來12×8次加法和4×8次移位相比，新算法大大降低了運算復雜度。 最后介紹FPGA的特點及設計流程，并實現了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實現的H.264編碼視頻處理模塊設計具備了成本低，周期短，設計方法靈活等優點，具有廣闊的市場應用前景。 仿真表明，通過使用本文提出的幀內/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺上實現實時編碼。
標簽： FPGA 264 編解碼
上傳時間： 2013-07-18
上傳用戶：zukfu
中文 DSP2812芯片 管腳 中文 說明
標簽： 2812 DSP 芯片
上傳時間： 2013-06-25
上傳用戶：lepoke
二三極管場效應管代碼查詢，供選擇器件時使用。
標簽： 貼片 三極管 場效應管
上傳時間： 2013-07-11
上傳用戶：上善若水
單片機系統的數碼管顯示驅動和鍵盤掃描以單片機為核心的很多儀器都需要數碼管顯示驅動和鍵盤掃描，三種具體方案如下供參考：一、經典方案：使用8279 芯片
標簽： 單片機系統 數碼管 顯示驅動 鍵盤掃描
上傳時間： 2013-07-28
上傳用戶：tianjinfan
設計了一種適合于H.264 的變字長解碼器根據碼流特點進行模塊劃分減少硬件開銷采用并行結構解NAL 包解碼效率高采用了桶形移位器進行并行解碼每個時鐘解一個碼字采用Verilog 語言進行設計仿真并通過
標簽： 264 VLD 視頻解碼器
上傳時間： 2013-07-15
上傳用戶：shen007yue
H.264官方中文版，H.264官方中文版，H.264官方中文版，H.264官方中文版
標簽： 264
上傳時間： 2013-05-27
上傳用戶：h886166
1. 數碼管顯示原理 數碼的顯示方式一般有三種： 第一種是字型重疊式； 第二種是分段式； 第三種是點陣式。 目前以分段式應用最為普遍，主要器件是七段發光二極管（LED）顯示器。它可分為兩種， 一是共陽極顯示器（發光二極管的陽極都接在一個公共點上） ，另一是共陰極顯示器（發光 二極管的陽極都接在一個公共點上，使用時公共點接地） 。 EXCD-1 開發板使用的數碼管為四位共陰極數碼管， 每一位的共陰極 7 段數碼管由 7個 發光 LED 組成，呈“ ”字狀，7 個發光 LED 的陰極連接在一起，陽極分別連接至 FPGA 相應引腳。SEG_SEL1、SEG_SEL2、SEG_SEL3 和 SEG_SEL4 為四位 7 段數碼管的位選擇 端。當其值為“1”時，相應的 7 段數碼管被選通。當輸入到 7 段數碼管 SEG_A~ SEG_G和 EG_DP 管腳的數據為高電平時，該管腳對應的段變亮，當輸入到 7 段數碼管 SEG_A~ EG_G和 SEG_DP 管腳的數據為低電平時，該管腳對應的段變滅。
標簽： Lab 七段數碼 顯示設計
上傳時間： 2013-05-23
上傳用戶：66666
數碼管碼表計算器,數碼管碼表計算器數碼管碼表計算器數碼管碼表計算器
標簽： 數碼管 碼表 計算器
上傳時間： 2013-08-02
上傳用戶：極客
在信息化發展的當前，音視頻等多媒體作為信息的載體，在社會生活的各個領域，起著越來越重要的作用。數字視頻的海量性成為阻礙其應用的的瓶頸之一。在這種情況下，H．264作為新一代的視頻壓縮標準，以其高性能的壓縮效率，成為備受關注的焦點和研究問題。H．264通過運動估計/運動補償（MP/MC）消除視頻時間冗余，對差值圖像進行離散余弦變換（DCT）消除空間冗余，對量化后的系數進行可變長編碼（VLC）消除統計冗余，獲得了極高的壓縮效率。隨著嵌入式處理器性能的逐漸提升和3G網絡即將商用的推動，H．264以其優秀的壓縮性能，無論是無線信道傳輸方面，還是存儲容量有限的嵌入式設備都具有廣闊的應用前景。 但H．264在提升壓縮性能的同時付出的代價是算法復雜度的成倍增加，實際應用中人們對視頻解碼的實時性要求嚴格，已出現的對應算法代碼多基于PC通用處理器實現，而嵌入式設備的主頻和處理能力仍然相對有限，存儲容量相對較小，總線速率相對偏低，因此必須對標準對應算法進行優化移植，才能滿足實際應用的需求。 本文在對H．264標準及其新特性進行詳細介紹后，重點研究了在解碼端如何針對解碼耗時較多的模塊進行改進，然后將算法移植到ARM平臺，并針對平臺特點作出相應優化，最后完成解碼圖象顯示，并給出了測試結果。本文主要完成的工作如下： 詳細分析了H．264的參考軟件JM中解碼流程，并利用測試工具分析了各模塊耗時，針對耗時較多的模塊如插值運算及去塊濾波模塊，提出了對應的改進算法并在H．264的參考軟件JM86上進行了實現，PC測試實驗證明了算法改進的優越性和運算優化的可行性。最后針對ARM平臺，在對程序結構和對應代碼進行優化之后，將其移植到WINCE系統之下，同時給出了WINCE平臺解碼后圖象加速顯示方法，并對最終測試結果與性能做出了評價。
標簽： 264 ARM 解碼 算法優化
上傳時間： 2013-06-04
上傳用戶：shijiang
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="guoge"></strike>
