本文主要研究采用以太網接口芯片RTL8019AS和TCP/IP協議實現嵌入式WEB服務器，此服務器可以使各種帶串口的工控設備和數據采集設備很容易地連接到Internet，這樣就能夠利用Internet實現對各種嵌入式設備的低成本遠程訪問和資源共享。 本研究實現的嵌入式WEB服務器以STC89C51系列單片機為核心，用其串口作為與嵌入式設備的接口，用RTL8019AS芯片和RJ-45作為以太網接口，并通過軟件實現RS-232與TCP/IP協議的轉換，通過以太網實現嵌入式設備與遠程計算機之間的雙向數據通信，給出了硬件設計和軟件實現方案。硬件主要研究微控制器和以太網控制芯片之間的接口設計和以太網控制芯片RTL8019AS的驅動。軟件部分研究實現了TCP/IP的各層協議，包含了ARP、IP、ICMP、UDP、TCP、HTTP等，在實際中得以應用，如對于蓄電池電壓的遠程檢測等。 研究結果表明，利用嵌入式WEB服務器將嵌入式設備連入Internet網絡是切實可行的。經實驗測試整個系統占用資源少，成本較低、移植性較好，能夠完成常用的相關網絡通訊功能，網絡數據傳輸可靠性較好。
上傳時間： 2013-04-24
上傳用戶：liucf
可重構計算技術兼具通用處理器(General-Purpose Processor，GPP)和專用集成電路(Application Specific Integr—ated Circuits，ASIC)的特點，既可以提供硬件高速的特性，又具有軟件可以重新配置的特性。而動態部分可重構技術是可重構計算技術的最新進展之一。該技術的要點就是在系統正常工作的情況下，修改部分模塊的功能，而系統其它模塊能夠照常運行，這樣既節約硬件資源，又增強了系統靈活性。 可重構SoC既可以在處理器上進行編程又可以改變FPGA內部的硬件結構，這使得SoC系統既具有處理器善于控制和運算的特點，又具FPGA靈活的重構特點；由于處理器和FPGA硬件是在同一塊硅片上，使得它們之間的通信寬帶大大提高，這種平臺很適合于容錯算法的實現。 本文基于863計劃項目；動態重構計算機的可信實現關鍵技術，重點研究應用于惡劣環境中FPGA自我容錯的體系結構，提出了一套完整的SoC系統的容錯設計方案，并研究其實現技術，設計實現了實現該技術的硬件平臺和軟件算法，并驗證成功。 論文取得了如下的創新性研究成果： 1、設計了實現動態重構技術的硬件平臺，包括高性能的FPGA(內含入式處理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模塊。 2、說明了動態重構技術的設計規范和設計流程，實現動態重構技術。 3、提出了一種基于動態重構實現容錯的方法，不需要外部處理器干預，由嵌入式處理器負責管理整個過程。 4、設計并實現了嵌入式處理器運行時需要的軟件，主要有兩個功能，首先是從CF卡中讀入重構所需的配置文件，并將配置文件寫進FPGA內部的配置存儲器中，改變FPGA內部的功能。其次，是實現容錯技術的算法。
上傳時間： 2013-04-24
上傳用戶：edrtbme
高速數據采集系統在信號檢測、雷達、圖像處理、網絡通信等領域有廣泛應用，不同的應用要求使用不同的總線和不同的設計，但是，無論基于何種應用，其設計的關鍵在接口的實現上。 @@ 隨著cPCI總線技術的發展，cPCI總線逐漸代替了PCI總線、VME總線，成為測控領域中最受人們青睞的總線形式。 @@ 為滿足高速采集過程中數據傳輸速度的要求和采集卡與PC機連接的機械強度的要求，本論文提出設計基于cPCI總線接口的數據采集系統。設計中利用單片FPGA芯片實現PCI協議，代替傳統的FIFO芯片和串并轉換芯片，并完成對模擬電路的控制功能；并提出將應用程序中的一部分數據讀寫操作放入動態鏈接庫中，減少因應用程序反復調用驅動程序而造成的資源浪費和時間的延遲。 @@ 通過分析PCI總線協議，理解高頻數字電路設計方法和高速數據采集原理，本文開發了基于cPCI接口的高速數據采集系統。經過綜合測試和現場應用驗證表明，采集系統已達到了要求的性能指標。 @@關鍵詞：FPGA；數據采集系統；cPCI； PC
上傳時間： 2013-07-08
上傳用戶：ikemada
入研究有源濾波器各種理論的基礎上，綜合比較各個部分的設計 方法，對一臺有源電力濾波器各部分電路進行了設計，并對有源電力濾波器補 償電流成份的計算電路使用MATLAB工具軟件進行了模擬。
上傳時間： 2013-06-27
上傳用戶：ziyu_job1234
萬用表和示波器的使用方法.rar 兩個DOC文件，對初入電子行業的程序員很有幫助。
上傳時間： 2013-04-24
上傳用戶：小碼農lz
本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實現結構。并主要研究了USB器件端處理器的RTL級實現及FPGA原型驗證、和ASIC實現研究，包括從模型建立、算法仿真、各個模塊的RTL級設計及仿真、FPGA的下載測試和ASIC的綜合分析。它的速度滿足預定的48MHz，等效門面積不超過1萬門，完全可應用于SOC設計中。 本文重點對嵌入式USB器件端處理器的FPGA實現作了研究。為了準確測試本處理器的運行情況，本文應用串口傳遞測試數據入FPGA開發板，測試模塊讀入測試數據，發送入PC機的主機端。通過NI-VISA充當軟件端，檢驗測試數據的正確。
上傳時間： 2013-07-24
上傳用戶：1079836864
醫療保健行業的發展趨勢是通過非置入手段來實現早期疾病預測，降低病人開支，這一趨勢促使醫療成像設備在該領域扮演了越來越重要的角色。
上傳時間： 2013-04-24
上傳用戶：1966640071
DDS（Direct Digital Synthesis直接數字頻率合成技術）是廣泛應用的信號生成方法，其優點是易于程控，輸出頻率分辨率高，同時芯片的集成度高，適合于嵌入式系統設計。針對現有的壓電陶瓷電源輸出波形頻率、相位等不能程控、電路集成度不高、體積和功耗較大等問題，本文以ARM作為控制電路核心，引入DDS技術產生輸出的波形信號，并由集成高壓運放將波形信號提高至輸出級的電壓和功率。 在壓電陶瓷電源硬件電路中采用了模塊化設計，主要分為ARM控制電路、DDS系統驅動電路和波形調理電路、高壓運放電路等幾個部分。電源控制電路以三星公司的S3C2440控制器為核心，以觸摸屏作為人機輸入界面；DDS芯片選用ADI公司的AD9851，設計了DDS系統外圍驅動電路，濾波和信號調理電路，并應用了將DDS與鎖相環技術相結合的雜散問題解決方案；高壓運放電路由兩級運放電路組成，采用了電壓控制型驅動原理，放大電路的核心是PA92集成高壓運放，加入了補償電路以提高系統的響應帶寬，并在電源輸出設置了過電流保護和快速放電的放電回路。 電源軟件部分采用WINCE嵌入式系統，根據WINCE系統驅動架構設計DDS芯片的流接口程序，編寫了流接口函數和配置文件，并將流驅動程序集成入WINCE系統；編寫了基于EVC的觸摸屏人機界面主程序，由主程序將用戶輸入參數轉換為DDS芯片的控制字，并采用動態加載流驅動方式將控制字送入DDS芯片實現了對其輸出的控制。 對電源進行了不同典型波形輸出的測試實驗。在實驗中，測試了DDS信號波形輸出的精度和分辨率、電源動態輸出精度和對信號波形的跟隨性和響應性能。實驗表明，壓電陶瓷電源輸出信號波形精度較高，對波形、頻率等參數改變的響應速度快，達到電源輸出穩定性要求。
上傳時間： 2013-04-24
上傳用戶：haoxiyizhong
These 8-bit shift registers feature gated serial inputs andan asynchronous clear. A LOW logic le
上傳時間： 2013-06-12
上傳用戶：qq521
隨著社會的不斷進步，人們的生活與銀行的關系越來越密切，在銀行辦理業務占去了人們很大一部分時間，據日常生活經驗，在銀行辦理業務的人均排隊時間達到了兩個小時，這種等待大大的影響了人們的生活質量。為了解決這個問題，本文設計了一種具有操作方便、價格低廉等特性的銀行繳費系統，該系統以當前強大的網絡系統為基礎，能夠讓用戶足不出戶就可以向銀行繳納水、電、燃氣、電話等費用，極大的方便了人們的生活，具有廣泛的應用前景。 本文首先介紹了銀行卡繳費系統的硬件設計方案，包括串口、JTAG、以太網、音頻、USB、LCD觸摸屏等接口電路的設計及各模塊之間的關聯關系；接著詳細介紹了基于單片機的磁卡讀卡器的軟、硬件工作原理，為其設計了基于串口的驅動程序；然后介紹了觸摸屏的工作原理，重點介紹了觸摸屏的校正算法。最后介紹了基于MiniGUI的繳費通系統軟件的設計，給出了系統的聯合調試結果。 本繳費系統使用ARM9內核的2440處理器作為核心處理器，其主要外設有網卡、磁卡讀卡器和觸摸屏，其中網卡用于系統和網絡的連接，提供局域網、電話線、ADSL三種上網方式；讀卡器用于讀入用戶銀行卡信息；觸摸屏用于人機交互，包括用戶輸入密碼、繳費金額及向用戶顯示歷史繳費信息等功能。軟件部分底層采用嵌入式Linux操作系統，使用MiniGUI集成開發環境，通過觸摸屏向用戶提供友好的人機交互界面。 文章最后針對本課題的研究內容進行了總結，指出不足并對未來發展進行展望。
上傳時間： 2013-05-21
上傳用戶：鳳臨西北
