高頻變壓器計算自動表格，填入適當的參數自動計算需要的電感等
上傳時間： 2013-05-18
上傳用戶：曹云鵬
隨著網絡、通信和微電子技術的快速發展和人民物質生活水平的提高，視頻監控系統以其直觀、方便和信息內容豐富的特點而被廣泛的應用。本文利用ARM+DSP的雙核結構，對基于ARM+DSP嵌入式的視頻監控系統進行了設計和研究。 本系統大致分成兩部分-DSP圖像采集處理部分和ARM實時控制應用部分兩部分。子系統分別選用TMS320DM642和AT91RM9200作為兩部分的主控芯片，利用它們各自的優勢在系統中發揮不同的功能。 DSP的圖像采集處理部分通過CCD攝像頭對特定的區域采集視頻圖像，并由視頻解碼芯片進行視頻解碼處理。處理后的數字視頻信號放入DSP內通過視頻運動檢測算法進行圖像處理，以掌握是否有異常的情況發生。如果有異常情況發生，則立刻由DSP向ARM實時控制應用部分施加中斷信號，并將識別處理后的結果全部發送過去。 ARM的實時控制應用部分實現對DSP圖像采集處理部分的實時控制，實現支持Linux平臺的硬件架構，實現網口、串口和USB等接口用于數據傳輸，實現圖像的顯示和友好的人機界而等等。ARM實時控制應用部分本身不參與圖像識別和處理相關的算法實現，而只是配合DSP將圖像處理的結果顯示出來，并在恰當的時機觸發外部控制器實現一定的對外控制功能。 基于ARM+DSP架構的視頻監控系統的設計思想與實現原理，本系統分為控制模塊和視頻處理模塊，二者獨立開發和調試，通過HPI并行方式連接，提高了軟硬件任務的模塊化程度，增加了系統的穩定性、可靠性和靈活性，符合嵌入式視頻監控的功能要求，可以面對日益復雜的視頻應用。本文還介紹了基于AT91RM9200處理器子系統開發板的底層BootLoader程序的開發和對Linux操作系統移植的過程。最后論文在設計并實現的基礎上對系統的改進提出了一些新的方法和建議。
上傳時間： 2013-06-19
上傳用戶：金宜
現階段，中國的自動售貨行業蓬勃發展。作為自動服務的核心部件，基于單片機的紙幣識別系統已經越來越不能滿足市場需求。 本文對基于uClinux操作系統和S3C4510B的紙幣識別系統的各個方面進行了研究。研究表明，紙幣識別系統要求能滿足硬實時性，但uClinux操作系統的實時性不強。由于uClinux功能強大，免費且資源豐富，如能成功改進本紙幣識別系統的實時性，紙幣識別系統將在成本，性能和功能性等方面有更大的優勢，所以對實時性進行改進將非常有意義。 在本紙幣識別系統中，紙幣特征采集子系統對實時性要求很高，需要滿足硬實時的要求，所以是否能滿足該子系統的實時性的要求，將是本紙幣識別系統能否很好工作的關鍵所在。通過對當前多種uClinux實時性改進方案進行了解和研究，參考了RTAI和RTLinux的工作原理，提出了基于uClinux操作系統和S3C4510B的紙幣識別系統的實時性改進方案。紙幣特征采集子系統主要依靠碼盤光耦產生的反饋信號生成硬件中斷，然后通過處理該中斷，實現對紙幣特征的采集。在本文提出的方案中，為了提高系統對硬件中斷的反應速度，避開uClinux對中斷的慢處理，在操作系統與硬件之間建立了一個特殊的硬件抽象層來管理中斷，并將紙幣特征采集功能與操作系統剝離，放入一個單獨的處理單元。通過這樣的處理，使得中斷產生時，硬件抽象層暫停uClinux操作系統的運行，直接將中斷交由紙幣特征采集處理單元處理，實時的完成紙幣特征數據的采集。
上傳時間： 2013-05-24
上傳用戶：shenlan
設備狀態監測技術是計算機科學、測試技術、信號分析與數據處理技術等相結合的一種設備運行信息分析處理方法。將嵌入式計算機技術與數據采集技術及數字信號處理技術結合起來,構成一種體積小、便于攜帶、易于網絡化、造價相對較低,集信號采集、處理、存儲和顯示為一體的設備具有廣泛的應用前景。 本文通過對傳統工控監測技術方案以及本項目具體功能和指標的分析,提出了ARM+嵌入式Linux架構的技術方案。采用多個嵌入式設備終端作為監測系統數據的采集終端,然后通過GPRS模塊連入Internet,通過Internet上的多臺主機作為監控中心,各自運行相應的包括網絡管理功能的應用程序,實現監測數據自動、可靠的采集、存儲、處理、實時顯示及實時數據遠程傳輸,進而實現分布式、網絡化和自動化的設備監測系統新模式。 本文首先介紹了嵌入式技術的國內外研發現狀。給出了嵌入式監測系統總體設計方案。根據系統的功能和要求的技術指標,在綜合比較現有各種嵌入式操作系統的基礎上,分析了使用嵌入式Linux操作系統構造嵌入式系統的優點和缺陷,選定了嵌入式Linux操作系統作為本次設計的操作系統；選擇了samsung公司基于ARM920T內核的處理器S3C2410X作為嵌入式處理器；簡單介紹了S3C2410X的工作模式,并設計了系統的硬件和軟件結構方案。 這種基于嵌入式終端的工控監測系統主要由控制中心和嵌入式監測終端兩大部分組成。本文所主要涉及的就是該系統中的嵌入式監測終端部分,主要進行了嵌入式監測終端的硬件設計,嵌入式操作系統ARM-Linux的移植,建立交叉編譯環境,制作根文件系統,軟件部分主要是對驅動程序和終端應用程序的設計與實現進行了研究和介紹。重點介紹并了FPGA設備驅動程序的實現以及應用程序中的液晶顯示部分與實數EFT算法以及幾種數字信號的平均算法的C語言實現,最后,對本論文進行了總結,并指出了后續工作中需要注意的問題。 基于ARM-Linux的工控監測系統的研制對于監測網絡化是一個有益的嘗試,它的研制成功將會給工廠帶來更大的經濟效益。
上傳時間： 2013-07-20
上傳用戶：gjzeus
偏振模色散(PMD)是限制光通信系統向高速率和大容量擴展的主要障礙，尤其是160Gb/s光傳輸系統中，由PMD引起的脈沖畸變現象更加嚴重。為了克服PMD帶來的危害，國內外已經開始了對PMD補償的研究。但是目前的補償系統復雜、成本高且補償效果不理想，因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法，可以實現低成本的PMD補償。 在實驗中將擾偏器連入光時分復用系統，通過觀察其工作前后的脈沖波形，發現擾偏器的應用改善了系統的性能。隨著系統速率的提高，對擾偏器速率的要求也隨之提高，目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統要求。通過對偏振擾偏器原理的分析，決定采用高速控制電路驅動偏振控制器的方法來實現高速擾偏器的設計。擾偏器采用鈮酸鋰偏振控制器，其響應時間小于100ns，是目前偏振控制器能夠達到的最高速率，但是將其用于160Gb/s高速光通信系統擾偏時，這個速率仍然偏低，因此，提出采用多段鈮酸鋰晶體并行擾偏的方法，彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較，選擇DSP+FPGA作為控制端，DSP芯片用于產生隨機數據，FPGA芯片具有豐富的I/O引腳，工作頻率高，可以實現大量數據的快速并行輸出。這樣的方案可以充分發揮DSP和FPGA各自的優勢。另外對數模轉換芯片也要求響應速度快，本論文以FPGA為核心，完成了FPGA與其它芯片的接口電路設計。在QuartusⅡ集成環境中進行FPGA的開發，使用VHDL語言和原理圖輸入法進行電路設計。 本文設計的偏振擾偏器在高速控制電路的驅動下，可以實現大量的數據處理，采用多段鈮酸鋰晶體并行工作的方法，可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率，適合應用于160Gb/s光通信系統中進行PMD補償。
上傳時間： 2013-04-24
上傳用戶：suxuan110425
隨著空間科學任務的增加,需要處理的空間科學數據量激增,要求建立一個高速的空間數據連接網絡.高速復接器作為空間飛行器星上網絡的關鍵設備,其性能對整個空間數據網絡的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進行異步速率調整,應用VHDL語言和可編程門陣列FPGA技術,對多個信號源數據進行數據打包、信道選通調度和多路復接的方法.設計中,用VHDL語言對高速復接器進行行為級建模,為了驗證這個模型,首先使用軟件進行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進行仿真,在軟件邏輯仿真取得預期結果后,繼續設計硬件電路,設計出的實際電路實現了將來自兩個不同速率的信源數據(1394總線數據和1553B總線數據)復接成一路符合CCSDS協議的位流業務數據.在實驗調試中對FPGA的輸出數據進行檢驗,同時對設計方法進行驗證.驗證結果完全符合設計目標.應用硬件可編程邏輯芯片FPGA設計高速復接器,大幅度提高了數據的復接速率,可應用于未來的星載高速數據系統中,能夠完成在軌系統的數據復接任務.
上傳時間： 2013-07-17
上傳用戶：wfl_yy
數字信息在有噪聲的信道中傳輸時，受到噪聲的影響，誤碼總是不可避免的。根據香農信息理論，只要使Es/N0足夠大，就可以達到任意小的誤碼率。采用差錯控制編碼，即信道編碼技術，可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實現最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛，被ITU選入第三代移動通信系統，作為包括WCDMA，CDMA2000和TD-SCDMA在內的信道編碼的標準方案。 本文研究了CDMA2000業務通道中的幀結構，對CDMA2000系統中的卷積碼特性及維特比譯碼的性能限進行了分析，并基于MATLAB平臺做了相應的譯碼性能仿真。我們設計了一種可用于CDMA2000通信系統的通用、高速維特比譯碼器。該譯碼器在設計上具有以下創新之處：(1)采用通用碼表結構，支持可變碼率；幀控制模塊和頻率控制器模塊的設計中采用計數器、定時器等器件實現了可變幀長、可變數據速率的數據幀處理方式。(2)結合流水線結構思想，利用四個ACS模塊并行運行，加快數據處理速度；在ACS模塊中，將路徑度量值存貯器的存儲結構進行優化，防止數據讀寫的阻塞，縮短存儲器讀寫時間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出，提出了保護處理策略。我們還將設計結果在APEXEP20K30E芯片上進行了硬件實現。該譯碼器芯片具有可變的碼率和幀長處理能力，可以運行于40MHZ系統時鐘下，內部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結構具有很強的通用性和高速性，可以方便地應用于CDMA2000移動通信系統。
上傳時間： 2013-06-24
上傳用戶：lingduhanya
近年來，移動通信技術在全球范圍內得到了迅猛的發展及應用，各種全新的無線通信概念層出不窮、各種新的體制及其關鍵技術日新月異。由于正交頻分復用(OFDM)技術可以高效地利用頻譜資源并有效地對抗頻率選擇性衰落，多入多出(MIMO)利用多個天線實現多發多收，在不增加帶寬和發送功率的情況下，可以成倍提高信道容量，因此OFDM-MIMO技術被廣泛認為是后三代通信系統(B3G)的關鍵技術，是當今移動通信領域研究的熱點。 本文對OFDM-MIMO通信系統接收機的關鍵技術--數字下變頻，OFDM同步、解調進行了相關研究，在多天線接收板的XC2VP70-5FF1704芯片上，完成了數字下變頻，OFDM同步和解調的FPGA設計與實現。通過功能仿真、時序仿真、板級電路測試，驗證了該設計的正確性。 本文首先介紹了OFDM基本原理以其特點，然后對同步技術和數字下變頻技術作了相應的介紹。同步是OFDM系統設計中的一項關鍵技術，即是針對系統中存在的時間偏差、頻率偏差進行定時恢復、頻偏的估計與補償，來減少各種同步偏差對系統性能的影響。數字下變頻是軟件無線電的核心技術之一，其基本功能是從高速中頻數字信號中提取所需的窄帶信號，將其下變頻為基帶信號，降低數據率，以供后續DSP器件作進一步處理。 在數字下變頻器的設計和實現方面，本文先介紹了數字下變頻器的原理和基本結構，然后根據系統要求對其進行了設計，并在實現上作了一些簡化，節約了硬件資源。 在對時間同步的設計和實現方面，本文采用了利用PN序列進行時間同步的算法。在實現上根據系統實際情況將數據分為四路分別與本地PN碼做滑動相關運算，更有效的利用了同步數據，達到了更好的同步性能。 在OFDM的頻率同步的設計和實現方面，本文采用重復的PN碼兩兩相關來估計頻偏值，并聯合一個二階負反饋環路進行補償。該算法利用環路自身噪聲帶寬抑制噪聲，提高頻率估計精度，并同時利用負反饋擴大頻偏估計范圍。本文在對算法的詳細研究分析的基礎上對其進行了FPGA設計與實現。
上傳時間： 2013-04-24
上傳用戶：heminhao
《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣，內容包括中央處理器、指令系統、存儲系統、總線和輸入輸出系統等方面，學生在學習該課程時，普遍覺得內容抽象難于理解。但借助于該計算機組成原理實驗系統，學生通過實驗環節，可以進一步融會貫通學習內容，掌握計算機各模塊的工作原理，相互關系的來龍去脈。 為了增強實驗系統的功能，提高系統的靈活性，降低實驗成本，我們采用FPGA芯片技術來徹底更新現有的計算器組成原理實驗平臺。該技術可根據用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯，FPGA芯片具有重復編程能力，使得系統內硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統設計概念，使實驗系統具有極強的靈活性和適應性。它不僅使該系統性能的改進和擴充變得十分簡易和方便，而且使學生自己設計不同的實驗變為可能。計算機組成原理實驗的最終目的是讓學生能夠設計CPU，但首先，學生必須知道CPU的各個功能部件是如何工作，以及相互之間是如何配合構成CPU的。因此，我們必須先設計出一個教學用的以FPGA芯片為核心的硬件平臺，然后在此基礎上開發出VHDL部件庫及主要邏輯功能，并設計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統，由于VHDL的高標準化和硬件描述能力，現代CPU的主要功能如計算，存儲，I/O操作等均可由VHDL來實現。同時設計實驗內容，包括時序電路的組成及控制原理實驗、八位運算器的組成及復合運算實驗、存儲器實驗、數據通路實驗、浮點運算器實驗、多流水線處理器實驗等，這些實驗形成一個相互關聯的系統。每個實驗先由教師講解原理及原理圖，學生根據教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學生實驗實際上是編寫VHDL，不需要寫得很復雜，只要能調用接口，然后將程序燒入平臺，這樣既不會讓學生花太多的時間在畫電路圖上，又能讓學生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺，即實驗系統的硬件組成。系統采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據不同的實驗要求，規劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯，通過把實驗邏輯下載到FPGA芯片中構成自己的實驗平臺。 其次，論文詳細的闡述了VHDL模塊化設計，如何運用VHDL技術來依次實現CPU的各個功能部件。VHDL語言作為一種國際標準化的硬件描述語言，自1987年獲得IEEE批準以來，經過了1993年和2001年兩次修改，至今已被眾多的國際知名電子設計自動化(EDA)工具研發商所采用，并隨同EDA設計工具一起廣泛地進入了數字系統設計與研發領域，目前已成為電子業界普遍接受的一種硬件設計技術。再次，論文針對實驗平臺中遇到的較為棘手的多流水線等問題，也進行了深入的闡述和剖析。學生需要什么樣的實驗條件，實驗內容及步驟才能了解當今CPU所采用的核心技術，才能掌握CPU的設計，運行原理。另外，本論文的背景是需要學生熟悉基本的VHDL知識或技能，因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環境下，基本上較為完整的實現了一個基于FPGA的實驗平臺方案。在此基礎上，進行了部分功能的測試和部分性能方面的分析。本論文的研究，為FPGA在實際系統中的應用提供研究思路和參考方案。論文的研究結果將對FPGA與VHDL標準的進一步發展具有重要的理論和現實意義。
上傳時間： 2013-04-24
上傳用戶：小強mmmm
使用Java語言有非常多的好處，如安全的對象引用、語言級支持多線程和跨平臺等特性。但是嵌入式系統中Java語言的應用卻很少見，這是由于Java如下兩方面的不足： (1)Java虛擬機實現需要大量的硬件資源；(2)Java語言的運行時間不可預測。 為此，本論文將實現一個能夠應用在低端FPGA器件的實時Java虛擬機。論文的主要創新點如下： 1．使用基于堆棧的RISC模型處理器實現CISC模型的JVM； 2．處理器微指令無任何相關性； 3．所設計的JVM能使Java程序擁有足夠的底層訪問能力。 論文的主要內容和工作如下： 1．制定基于堆棧的RISC結構處理器各級結構。 2．設計簡潔高效的處理器微指令，并且微指令能夠滿足字節碼的需要。 3．制定Java字節碼到處理器代碼的轉換關系和快速轉換結構。 4．設計中使用高速緩存，提高運行速度。 5．優化堆棧的硬件結構，使得出棧入棧操作更加簡潔快速。 6．設計一系列的本地方法，使得Java程序能夠直接訪問底層資源。 7．將Java類庫使用本地方法實現。 8．自定義程序在內存中的結構，并使用裝載工具實現。 9．制定處理外圍數據處理機制，如IO和內存接口10．制定中斷處理方式，并且實現軟中斷的機制。
上傳時間： 2013-06-11
上傳用戶：417313137
