隨著數字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數據交換日益增加。正交幅度調制器(QAM Modulator)作為一種高頻譜利用率的數字調制方式，在數字電視廣播、固定寬帶無線接入、衛星通信、數字微波傳輸等寬帶通信領域得到了廣泛應用。 近年來，集成電路和數字通信技術飛速發展，FPGA作為集成度高、使用方便、代碼可移植性等優點的通用邏輯開發芯片，在電子設計行業深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現四路QAM調制的全過程。FPGA實現信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現對四路I/Q信號的調制，輸出中頻信號。本文具體內容總結如下: 1.介紹國內數字電視發展狀況、國內國際的數字電視標準，并詳細介紹國內有線電視的系統組成及QAM調制器的發展過程。 2.研究了QAM調制原理，其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴散、RS編碼、數據交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計，其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發流程。 5.深入研究了基于FPAG代碼開發，其中主要包括I2C接口實現，ASI到SPI的轉換，信道編碼中的TS流包處理、能量擴散、RS編碼、數據交織、星座映射與差分編碼的實現及AD9857的FPGA控制使其實現四路QAM的調制。 6.介紹代碼測試、電路測試及系統指標測試。 最終系統指標測試表明基于FPGA與AD9857的四路DVB-C調制器基本達到了國標的要求。
上傳時間： 2013-04-24
上傳用戶：sn2080395
文章開篇提出了開發背景。認為現在所廣泛應用的開關電源都是基于傳統的分立元件組成的。它的特點是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對不同的客戶要求來“量身定做”不同的產品，同時幾乎沒有通用性和可移植性。在電子技術飛速發展的今天，這種傳統的模擬開關電源已經很難跟上時代的發展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化，開關電源的控制部分正在向數字化方向發展。由于數字化，使開關電源的控制部分的智能化、零件的共通化、電源的動作狀態的遠距離監測成為了可能，同時由于它的智能化、零件的共通化使得它能夠靈活地應對不同客戶的需求，這就降低了開發周期和成本。依靠現代數字化控制和數字信號處理新技術，數字化開關電源有著廣闊的發展空間。 在數字化領域的今天，最后一個沒有數字化的堡壘就是電源領域。近年來，數字電源的研究勢頭與日俱增，成果也越來越多。雖然目前中國制造的開關電源占了世界市場的80％以上，但都是傳統的比較低端的模擬電源。高端市場上幾乎沒有我們份額。 本論文研究的主要內容是在傳統開關電源模擬調節器的基礎上，提出了一種新的數字化調節器方案，即基于DSP和FPGA的數字化PID調節器。論文對系統方案和電路進行了較為具體的設計，并通過測試取得了預期結果。測試證明該方案能夠適合本行業時代發展的步伐，使系統電路更簡單，精度更高，通用性更強。同時該方案也可用于相關領域。 本文首先分析了國內外開關電源發展的現狀，以及研究數字化開關電源的意義。然后提出了數字化開關電源的總體設計框圖和實現方案，并與傳統的開關電源做了較為詳細的比較。本論文的設計方案是采用DSP技術和FPGA技術來做數字化PID調節，通過數字化PID算法產生PWM波來控制斬波器，控制主回路。從而取代傳統的模擬PID調節器，使電路更簡單，精度更高，通用性更強。傳統的模擬開關電源是將電流電壓反饋信號做PID調節后--分立元器件構成，采用專用脈寬調制芯片實現PWM控制。電流反饋信號來自主回路的電流取樣，電壓反饋信號來自主回路的電壓采樣。再將這兩個信號分別送至電流調節器和電壓調節器的反相輸入端，用來實現閉環控制。同時用來保證系統的穩定性及實現系統的過流過壓保護、電流和電壓值的顯示。電壓、電流的給定信號則由單片機或電位器提供。再次，文章對各個模塊從理論和實際的上都做了仔細的分析和設計，并給出了具體的電路圖，同時寫出了軟件流程圖以及設計中應該注意的地方。整個系統由DSP板和ADC板組成。DSP板完成PWM生成、PID運算、環境開關量檢測、環境開關量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負載電壓信號采集、負載電流信號采集、以及對信號的一階數字低通濾波。由于整個系統是閉環控制系統，要求采樣速率相當高。本系統采用FPGA來控制ADC，這樣就避免了高速采樣占用系統資源的問題，減輕了DSP的負擔。DSP可以將讀到的ADC信號做PID調節，從而產生PWM波來控制逆變橋的開關速率，從而達到閉環控制的目的。 最后，對數字化開關電源和模擬開關電源做了對比測試，得出了預期結論。同時也提出了一些需要改進的地方，認為該方案在其他相關行業中可以廣泛地應用。模擬控制電路因為使用許多零件而需要很大空間，這些零件的參數值還會隨著使用時間、溫度和其它環境條件的改變而變動并對系統穩定性和響應能力造成負面影響。數字電源則剛好相反，同時數字控制還能讓硬件頻繁重復使用、加快上市時間以及減少開發成本與風險。在當前對產品要求體積小、智能化、共通化、精度高和穩定度好等前提條件下，數字化開關電源有著廣闊的發展空間。本系統來基本上達到了設計要求。能夠滿足較高精度的設計要求。但對于高精度數字化電源，系統還有值得改進的地方，比如改進主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統的精度。 本系統涉及電子、通信和測控等技術領域，將數字PID算法與電力電子技術、通信技術等有機地結合了起來。本系統的設計方案不僅可以用在電源控制器上，只要是相關的領域都可以采用。
上傳時間： 2013-06-29
上傳用戶：dreamboy36
同步技術在許多通訊系統中都是至關重要的，而WCDMA作為第三代移動通信的標準之一，對其同步算法進行研究是非常必要的。FPGA在許多硬件實現中充當了很重要的角色，所以研究如何在FPGA上實現同步算法是非常具有實際意義的。 本文討論了三步小區搜索的算法，仿真了其性能，并且對如何進行算法的FPGA移植展開了深入的討論。 本文對三步小區搜索的算法按照算法計算量和運算速度的標準分別進行了比較和討論，并以節省資源和運行穩定為前提進行了FPGA移植。最終在主同步中提出了改進型的PSC匹配濾波器算法，在FPGA上提出了采用指針型雙口RAM的實現方式；在輔同步中提出了改進型PFHT算法并采用查表遍歷算法判決，在FPGA上提出了用綜合型邏輯方式來實現；在導頻同步中采用了移位寄存器式擾碼生成算法，并引入了計分制判決算法。 與以往的WCDMA同步的FPGA實現相比，本文提出的實現方案巧妙地利用了FPGA的并行運算結構，在XILINX的V4芯片上只用了500個slice就完成了整個小區搜索，最大限度地節省了資源，為小區搜索在FPGA中的模塊小型化提供了途徑。
上傳時間： 2013-08-05
上傳用戶：leileiq
隨著信息技術和電子技術的進步和日益成熟，計算機數據采集技術得到了廣泛應用。由于ISA數據采集卡的固有缺陷，PCI接口的數據采集卡將逐漸取代ISA數據采集卡，成為數據采集的主流。為了簡化PCI數據采集卡結構，提高數據采集可靠性，本文研究并開發了一種基于FPGA的PCI結構的數據采集卡系統。 論文對PCI對目標設備數據采集卡實現的原理和方法進行了深入研究，設計了基于FPGA的PCI數據采集卡的硬件電路，通過在FPGA中嵌入了PCI目標設備的IP核與用戶邏輯部分，構成了SOPC系統。使用Verilog硬件描述語言設計并實現了FPGA內部采集數據管理、數據管理寄存器和FIFO數據緩沖隊列等模塊電路。利用ModelSim對PCI系統進行了仿真。完成了系統硬件電路PCB板的設計，最終制作了PCI數據采集卡。 論文針對PCI結構的數據采集卡系統軟件需求，研究了WDM設備驅動軟件、Windows環境的簡易虛擬示波器以及簡易虛擬邏輯儀實現原理和方法。利用DriverStudio+Windows DDK for XP+VC6的軟件平臺，開發了WDM設備驅動程序。實現了Windows環境的簡易虛擬示波器，和簡易虛擬邏輯儀。系統測試結果表明該系統設計正確，系統運行穩定，功能和指標達到了設計要求。
上傳時間： 2013-07-27
上傳用戶：yzy6007
H.264/AVC是國際電信聯盟與國際標準化組織/國際電工委員會聯合推出的活動圖像編碼標準，簡稱H.264。作為最新的國際視頻編碼標準，H.264/AVC與MPEG-4、H.263等視頻編碼標準相比，性能有了很大的提高，并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現。對于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標準不同，它所有的編碼都是基于上下文進行。這種方法比傳統的查單一表的方法提高了編碼效率，但也增加了設計上的困難。 作者在全面學習H.264/AVC協議和深入研究CAVLC編碼算法的基礎上，確定了并行編碼的CAVLC編碼器結構框圖，并總結出了影響CAVLC編碼器實現的瓶頸。針對這些瓶頸，對CAVLC編碼器中的各個功能模塊進行了優化設計，這些優化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后，用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述，用EDA軟件對其主要功能模塊進行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求，為整個CAVLC編碼器的實時通信提供了良好的基礎。
上傳時間： 2013-06-22
上傳用戶：diamondsGQ
本文將高效數字調制方式QAM和軟件無線電技術相結合，在大規模可編程邏輯器件FPGA上對16QAM算法實現。在當今頻譜資源日趨緊缺的情況下有很大現實意義。 論文對16QAM軟件實現的基礎理論，帶通采樣理論、變速率數字信號處理相關抽取內插技術做了推導和分析；深入研究了軟件無線電核心技術數字下變頻原理和其實現結構；對CIC、半帶等高效數字濾波器原理結構和性能作了研究；16QAM調制和解調系統設計采用自項向下設計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環境下實現代碼輸入；對系統調試采用了算法仿真和在系統實測調試相結合方法。 論文首先對16QAM調制解調算法進行系統級仿真，并對實現的各模塊的可行性仿真驗證，在此基礎上，完成了調制端16QAM信號的時鐘分頻模塊、串并轉換模塊、星座映射、8倍零值內插、低通濾波以及FPGA和AD9857接口等模塊；解調器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實現了16QAM調制器；給出了中頻信號時域測試波形和頻譜圖。本系統在200KHz帶寬下實現了512Kbps的高速數據數率傳輸。論文還對增強型數字鎖相環EPLL的實現結構進行了研究和性能分析。
上傳時間： 2013-07-10
上傳用戶：kennyplds
軟件無線電是近年提出的新的通信體系，由于其具有靈活性和可重配置性并且符合通信的發展趨勢，已成為通信系統設計的研究熱點。因此對基于軟件無線電的調制解調技術進行深入細致的研究非常有意義。 本文首先從闡述軟件無線電的理論基礎入手，對多速率信號處理中的內插和抽取、帶通采樣、數字變頻等技術進行了分析與探討，為設計和實現8PSK調制解調器提供了非常重要的理論依據。然后，研究了8PSK調制解調技術，詳細論述了它們的基本概念和原理，提出了系統實現方案，在DSP+FPGA平臺上實現了8PSK信號的正確調制解調。文中著重研究了突發通信的同步和頻偏糾正算法，針對同步算法選取了一種基于能量檢測法的快速位同步算法，采用相關器實現，同時實現位同步和幀同步。并且對于突發通信的多普勒頻偏糾正，設計了一個基于自動頻率控制(AFC)環的頻偏檢測器，通過修改數控振蕩器(NCO)的頻率控制字方法來校正本地載波頻率，整個算法結構簡單，運算量小，頻偏校正速度快，具有較好的實用性。其次，對相干解調的初始相位進行糾正時，提出了一種簡單易行的CORDIC方法，同時對FPGA編程當中的一些關鍵問題進行了介紹。最后，設計了自適應調制解調器，根據信噪比和誤碼率來自適應的改變調制方式，以達到最佳的傳輸性能。
上傳時間： 2013-04-24
上傳用戶：mingaili888
本文研究了基于Nios Ⅱ的FPGA-CPU調試技術。論文研究了NiosⅡ嵌入式軟核處理器的特性；實現了以Nios Ⅱ嵌入式處理器為核心的FPGA-CPU調試系統的軟、硬件設計；對兩種不同類型的FPGA-CPU進行了實際調試，對實驗數據進行了分析。 在硬件方面，為了控制和檢測FPGA-CPU，設計并實現了FPGA-CPU的控制電路、FPGA-CPU的內部通用寄存器組掃描電路、存儲器電路等；完成了各種外圍設備接口的設計；實現了調試系統的整體設計。 在軟件方面，設計了調試監控軟件，完成了對FPGA-CPU運行的控制和信號狀態的監測。這些信號包括地址和數據總線以及各種寄存器的數據等；實現了多種模式下的FPGA-CPU調試支持單時鐘調試、單步調試和軟件斷點多種調試模式。此外，設計了專用的編譯軟件，實現了基于不同指令系統的偽匯編程序編譯，提高了調試效率。 本文作者在實現了FPGA-CPU調試系統基礎上，對兩種指令系統不同、結構迥異的FPGA-CPU進行實際調試。調試結果表明，這種基于IP核的可復用設計技術，能夠在一個FPGA芯片內實現調試系統和FPGA-CPU的無縫連接，能夠有效地調試FPGA-CPU。
上傳時間： 2013-08-04
上傳用戶：zhch602
互聯網、移動通信、星基導航是21世紀信息社會的三大支柱產業，而GPS系統的技術水平和發展歷程代表著全世界衛星導航系統的發展狀況。目前，我國已經成為GPS的使用大國，衛星導航產業鏈也已基本形成。然而，我們對GPS核心技術的研究還不夠深入，我國GPS產品的核心部分多數還是靠進口。 GPS接收機工作時，為了將本地信號和接收到的信號同步，要完成復雜的信號處理過程。其中，如何捕獲衛星信號并保持對信號的跟蹤是最重要的核心技術。很多研究者提出了多種解決方法，但這些方法多數都只停留在理論階段，無法應用于GPS接收機系統進行實時處理。 本課題在分析了多種現有算法的基礎上，研究設計了基于FPGA的GPS信號捕獲與跟蹤系統。在研究過程中，首先利用Nemerix公司的GPS芯片組設計制作了GPS接收機模塊，它能正常穩定地工作，并可用作GPS基帶信號處理的研究平臺；該平臺可實時地輸出GPS數字中頻信號；本課題在中頻信號的基礎上深入研究了GPS信號的捕獲與跟蹤技術。先詳細分析比較了幾種GPS信號捕獲方法，給出了步進相關的捕獲方案；接著分析了跟蹤環路的特點，給出了鎖頻環和鎖相環交替工作跟蹤載波以及載波輔助偽碼的跟蹤方案，并最終實現了這些方案。 本課題設計的GPS信號捕獲與跟蹤處理系統是通過硬件和軟件協同工作的方式實現的。硬件電路主要實現數據速率高、邏輯簡單的相關器功能；而基于MicroBlaze軟處理器的軟件主要實現數據速率低、邏輯復雜的功能。本文給出了硬件電路的詳細設計、仿真結果以及軟件設計的詳細流程。 本課題最終在FPGA上實現了GPS信號的捕獲與跟蹤功能，而且系統的性能良好。由此可以得出結論：本設計能夠滿足系統功能和性能的要求，可以直接用于實時GPS接收機系統的設計中，為自主設計GPS接收機奠定了基礎。 本課題的研究得到了大連市信息產業局集成電路設計專項的資助，項目名稱是“定位與通信集成功能的SOC設計”，研究成果將在2008年上半年投入試用。
上傳時間： 2013-04-24
上傳用戶：1583060504
近年來，基于DSP和FPGA的運動控制系統己成為新一代運動控制系統的主流。基于DSP和FPGA的運動控制系統不僅具有信息處理能力強，而且具有開放性、實時性、可靠性的特點，因此在機器人運動控制領域具有重要的應用價值。 論文從步行康復訓練器的設計與制作出發，主要進行機器人的運動控制系統設計和研究。文章首先提出了多種運動控制系統的實現方案。根據它們的優缺點，選定以DSP和FPGA為核心進行運動控制系統平臺的設計。 論文詳細研究了以DSP和FPGA為核心實現運動控制系統的軟、硬件設計，利用DSP實現運動控制系統總體結構與相關功能模塊，利用FPGA實現運動控制系統地址譯碼電路、脈沖分配電路以及光電編碼器信號處理電路，并對以上電路系統進行了功能仿真和時序仿真。 結果表明，基于DSP和FPGA為核心的運動控制系統不僅實現了設計功能要求，同時提高了機器人運動控制系統的開放性、實時性和可靠性，并大大減小了系統的體積與功耗。
上傳時間： 2013-05-29
上傳用戶：dajin
