那么我們可以進行如下計算：1，輸出電流Iout=Pout/Udc=600/400=1.5A2，最大輸入功率Pin=Pout/η=600/0.92=652W3，輸入電流最大有效值Iinrmsmax=Pin/Umin=652/85=7.67A4，那么輸入電流有效值峰值為Iinrmsmax*1.414=10.85A5，高頻紋波電流取輸入電流峰值的20%，那么Ihf=0.2*Iinrmsmax=0.2*10.85=2.17A6，那么輸入電感電流最大峰值為：ILpk=Iinrmsmax+0.5*Ihf=10.85+0.5*2.17=11.94A7，那么升壓電感最小值為Lmin=(0.25*Uout)/(Ihf*fs)=(0.25*400)/(2.17*65KHz)=709uH8，輸出電容最小值為：Cmin=Iout/(3.14*2*fac*Voutp-p)=1.5/(3.14*2*50*10)=477.7uF，實際電路中還要考慮hold up時間，所以電容容量可能需要重新按照hold up的時間要求來重新計算。實際的電路中，我用了1320uF，4只330uF的并聯。
標簽： 變壓器
上傳時間： 2021-12-04
上傳用戶：
倍流同步整流在DC TO DC 變換器中工作原理分析
上傳時間： 2013-05-24
上傳用戶：eeworm
由于下一代微處理器的工作電壓越來越低，所需電流越來越大，現有的5V、12V輸入的電壓調節模塊（VRM）已經不能滿足它的要求了，因此把VRM的輸入母線電壓提高到48V是必然的趨勢。這樣做能夠減小輸入電流從而使得母線損耗減小，有利于效率提高，同時可以大大減小輸入濾波器體積。 本課題首先分析了VRM的發展現狀和常用拓撲，以及未來的發展趨勢，并在此基礎上介紹了級聯式流饋推挽DC/DC變換器的概念。接著，具體分析了Buck與推挽級聯式流饋DC/DC變換器、雙通道交錯并聯型Buck與推挽級聯式流饋DC/DC變換器的原理和工作過程。再接著，分別介紹了Buck與推挽級聯式流饋DC/DC變換器、雙通道交錯并聯型Buck與推挽級聯式流饋DC/DC變換器及其控制同路的建模和設計方法，并給出設計實例。最后，分別用這兩種拓撲結構制作了兩臺48V輸入、3．3V/10A輸出的樣機，并對兩者進行了一定的實驗比較研究，以驗證設計的有效性。
上傳時間： 2013-07-29
上傳用戶：gxrui1991
在數字電視系統中，MPEG-2編碼復用器是系統傳輸的核心環節，所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前，只有少數公司掌握復用器的核心算法技術，能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率，保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間，市場潛力巨大，因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術：PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現方法，并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法，并根據FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺，并用c語言實現了SDT表的提取與重構算法，在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了．ASI接口，主要分析了位同步的實現過程，實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口，提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計，并進行調試監測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分，硬件平臺及接口采用Verilog語言實現，PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活，且軟件設計與硬件設計可同時進行，極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器，經測試達到了預期的性能和技術指標。
上傳時間： 2013-08-03
上傳用戶：gdgzhym
數字電視近年來飛速發展，它最終取代模擬電視是一個必然趨勢。可編程邏輯技術以及EDA技術的升溫也帶來了電子系統設計的巨大變革。本論文將迅速發展的FPGA技術應用于數字電視系統中，研究探討了數字電視前端系統中的關鍵設備——傳輸流復用器的FPGA建模和實現，以及相關的關鍵技術。本論文首先介紹了數字電視的發展現狀和前景，概述了數字電視前端系統的組成結構與關鍵技術，以及可編程邏輯技術的發展和優勢。然后介紹了數字電視系統中的重要標準MPEG-2以及傳輸流復用器的原理和系統結構，并且從理論上闡述了復用器設計的關鍵技術：PSI重組和PCR調整。接著詳細說明了如何運用創新思路，采用獨特的硬件架構在一片FPGA上實現整個復用器的軟件和硬件系統的方案，并且舉例說明了復用器硬件邏輯設計中所運用的幾個FPGA設計技巧。最后對本文進行總結，并提出了數字電視系統中復用器設備未來發展的設想。本文中介紹的基于SOPC的硬件復用器設計方案，將系統的軟件和硬件集成在一款Altera公司新推出的低成本高密度cyclone系列FPGA上，并且將FPGA設計技巧運用于復用器的硬件邏輯設計中。整個設計方案不但簡化了系統設計，而且實現了穩定，高速，低成本，可擴展性強的復用器系統。
上傳時間： 2013-06-02
上傳用戶：gtzj
DC/DC變換器的并聯技術是提高DC/DC變換器功率等級的有效途徑，而如何實現并聯模塊間輸出電流的平均分配是實現并聯的核心技術.目前的并聯均流技術多是在并聯模塊參數差異不大的情況下實現的，對于并聯系統在并聯模塊參數差異較大的極限情況下的穩態和暫態性能則很少涉及.該文著重對并聯系統在參數差異很大的條件下的工作情況進行了研究.首先利用基于狀態空間平均法的小信號分析對最大均流法的均流原理進行了分析，并對并聯系統的穩定性進行了討論.之后針對已有的均流方案的局限性提出了一種新的具有限流功能的三環控制均流策略.為了驗證所提出的方案的可行性，建立了MATLAB仿真平臺，利用模塊化仿真的思想進行了系統仿真，初步驗證了方案的合理性.最后搭建了實際的DC/DC并聯系統試驗平臺，對采用該方案的并聯系統的穩態和暫態性能進行了全面的考察，得到了令人滿意的結果，證明了具有限流功能的三環控制均流策略是切實可行的.
上傳時間： 2013-04-24
上傳用戶：lzm033
近年來，網絡音樂，特別是網絡電臺的風行，受到越來越多的大眾追捧。網絡音樂以其及時、海量、靈活、個性化、時尚的風格，吸引了越來越多消費者的加入和眾多商家的關注。但是，作為網絡音樂的終端--流媒體播放器，最直接面向大眾的窗口，卻顯得單一，大部分商家只提供PC上的流媒體播放器。正出于此，本課題把目光投向那些不使用PC或者不愿長時間使用PC的用戶，為他們量身定制流媒體播放設備，讓用戶不必使用PC也可享受網絡音樂帶來的快樂。 本課題的研發正是基于上述背景，研發支持無線網絡的嵌入式多功能流媒體播放設備。本課題的研究目標是實現一個嵌入式流媒體播放器(亦稱為InternetRadio)，Internet Radio是一個可以在家中自由移動、任意擺放的網絡流媒體播放設備。只要處在有網絡環境中，Internet Radio的音樂平臺讓用戶不必打開計算機，就能接收全球數千個不同風格、不同國家的各種類型音樂電臺。除了可以直接透過因特網收聽網絡廣播外，還可以播放儲存于計算機硬盤或MP3設備中的音樂。 本系統采用ARM920T作為處理器，基于嵌入式Linux操作系統、vTuner網絡電臺地址數據庫、Mplayer播放器軟件和FLTK界面開發工具來實現。系統實現了除一般意義的音頻流媒體播放和接收調頻廣播等功能之外，還增加了本地相框和網絡數碼相框Flickr在線分享的流行時尚元素。本論文具體分析了系統的硬件平臺，主要論述了軟件的實現，系統的主要軟件功能包括bootloader和嵌入式Linux系統的移植，根文件系統的構建，播放器軟件程序的研究、比較、移植和編寫，系統與網絡電臺地址數據庫vTuner和網絡相框Flickr的交互，Microwindows、Nxlib和FLTK的移植和基于FLTK的圖形界面開發，以及基于FLIK開發出良好的人機交互界面。作為項目的主要核心人員，作者負責系統的軟件架構設計、Linux系統的移植、播放器軟件的研究和開發、GUI開發工具和圖形庫的移植、圖片播放的實現、用戶與設備交互的實現和大部分界面程序的編碼等關鍵工作。
上傳時間： 2013-07-10
上傳用戶：小楓殘月
在數字電視系統中，MPEG-2編碼復用器是系統傳輸的核心環節，所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前，只有少數公司掌握復用器的核心算法技術，能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率，保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間，市場潛力巨大，因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術：PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現方法，并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法，并根據FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺，并用c語言實現了SDT表的提取與重構算法，在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了．ASI接口，主要分析了位同步的實現過程，實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口，提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計，并進行調試監測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分，硬件平臺及接口采用Verilog語言實現，PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活，且軟件設計與硬件設計可同時進行，極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器，經測試達到了預期的性能和技術指標。
上傳時間： 2013-06-10
上傳用戶：01010101
DU1763是一款兼容可控硅調光器的高壓線性恒流控制器，可直接驅動多通道LED燈串。其電源系統結構簡單，只需很少的外圍元件就可以實現優秀的恒流特性的調光特性。主要應用于對體積、成本要求苛刻的非隔離兼容可控硅調光器的LED恒流驅動電源系統。同時由于無需電解電容及磁性元件等特點，可以實現很長的電源壽命。 DU1763可以根據實際應用情況去選擇三通道或二勇斗。DU1763還可以多芯片并聯或串聯應用：其輸出電流可通過電流采樣電阻進行編程。可自適輸出LED燈串的電壓大小。 DU1763集成了專利的防過沖技術和過溫補償功能。DU1763還集成了各種保護功能，包括輸出短路、輸出開路、過溫保護。從而提高了LED恒流電源的可靠性。
上傳時間： 2013-11-06
上傳用戶：llandlu
免接線插拔式無干擾日光燈電子鎮流啟輝器
上傳時間： 2013-11-18
上傳用戶：busterman
