亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

變流器

  • ARM環境下的通訊協議轉換器的研究與開發

    本文介紹了通訊協議轉換器研究的背景意義和目前國內外發展的現狀,并詳細敘述了所選方案的設計過程。本協議轉換器的豐控制芯片采用了基于ARM7內核的32位微控制芯片LPC2212,提供了高速穩定的硬件平臺。操作系統采用實時嵌入式操作系統μC/OS-Ⅱ,工作穩定,實時性強,移植方便。 本文的豐要內容如下:整體的設計思路,結構組成;系統硬件的設計,豐要包括網絡接口電路,USB接口電路,以及串口擴展電路;TCP/IP協議,豐要包括TCP協議,IP協議,ARP協議等;USB協議,豐要包括USB設備構架,USB數據流模型;串口數據轉以太網數據和 USB 數據以及太網數據和 USB 數據轉串口數據;嵌入式實時操作系統μC/OS-Ⅱ,豐要包括信號量,消息郵箱,消息隊列等;操作系統的移植,豐要包括與處理器相關的文件的改寫。整個系統的硬件和底層軟件部分已經完成,經串口調試軟件、USB總線監測軟件以及以太網數據監測軟件進行實際的收發數據實驗,驗證了方案的合理性。 在USB和以太網驅動程序的編寫中,查閱了大量的相關資料。對于USB協議,重點分析了USB協議的架構和數據流模型。對于TCP/IP協議,仔細分析了其封裝和分用,分析了TCP協議、IP協議、ARP協議的原理及程序的實現。對于操作系統的移植,給出了具體的實現步驟,并給出了豐要的代碼。

    標簽: ARM 環境 通訊協議 轉換器

    上傳時間: 2013-06-10

    上傳用戶:f1364628965

  • 基于FPGA的視頻編碼器設計

    ISO和ITU-T制定的一系列視頻編碼國際標準的推出,開創了視頻通信和存儲應用的新紀元。從H.261視頻編碼建議,到H.262/3、MPEG-1/2/4等都有一個共同的不斷追求的目標,即在盡可能低的碼率(或存儲容量)下獲得盡可能好的圖像質量。 本課題的研究建立在目前主流的壓縮算法的基礎上,綜合出各種標準中實現途徑的共性和優勢,將算法的主體移植于FPGA(FieldProgrammableGateArray)平臺上。憑借該種類嵌入式系統配置靈活、資源豐富的特點,建立一個可重構的內核處理模塊。進一步的完善算法(運算速度、精度)和外圍系統后,就可作為專用視頻壓縮編碼器進行門級電路設計的原型,構建一個片上可編程的獨立系統。 編碼器設計有良好的應用前景,通過使用離散余弦變換和熵編碼,對運動圖像從空間上進行壓縮編碼,使得編碼后的數據流適合于傳輸、通信、存儲和編輯等方面的要求。同時,系統的設計將解碼的工作量大幅度降低,功能模塊在作適當的改動后可為解碼器的參考設計使用。 研究所涉及的各功能模塊都進行了系統性的仿真和綜合,滿足工程樣機的前期研發需要。

    標簽: FPGA 視頻編碼器

    上傳時間: 2013-04-24

    上傳用戶:xiangwuy

  • 基于FPGA技術的星載高速復接器設計

    隨著空間科學任務的增加,需要處理的空間科學數據量激增,要求建立一個高速的空間數據連接網絡.高速復接器作為空間飛行器星上網絡的關鍵設備,其性能對整個空間數據網絡的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進行異步速率調整,應用VHDL語言和可編程門陣列FPGA技術,對多個信號源數據進行數據打包、信道選通調度和多路復接的方法.設計中,用VHDL語言對高速復接器進行行為級建模,為了驗證這個模型,首先使用軟件進行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進行仿真,在軟件邏輯仿真取得預期結果后,繼續設計硬件電路,設計出的實際電路實現了將來自兩個不同速率的信源數據(1394總線數據和1553B總線數據)復接成一路符合CCSDS協議的位流業務數據.在實驗調試中對FPGA的輸出數據進行檢驗,同時對設計方法進行驗證.驗證結果完全符合設計目標.應用硬件可編程邏輯芯片FPGA設計高速復接器,大幅度提高了數據的復接速率,可應用于未來的星載高速數據系統中,能夠完成在軌系統的數據復接任務.

    標簽: FPGA 星載 復接器

    上傳時間: 2013-07-17

    上傳用戶:wfl_yy

  • 基于FPGA的DAB信道編碼器輸入接口的設計與實現

    電臺廣播在我們的社會生活中占有重要的地位。隨著我國廣播事業的發展,對我國廣播業開發技術、信號的傳輸質量和速度提出了更高更新的要求,促使廣播科研人員不斷更新現有技術,以滿足人民群眾日益增長的需求。 本論文主要分析了現行廣播發射臺的數字廣播激勵器輸入接口的不足之處,根據歐洲ETS300799標準,實現了一種激勵器輸入接口的解決方案,這種方案將復接器送來的ETI(NA,G704)格式的碼流轉換成符合ETS300799標準ETI(NI)的標準碼流,并送往后面的信道編碼器。ETI(NA,G704)格式與現行的ETI(NI,G703)格式相比,主要加入了交織和RS糾錯編碼,使得信號抗干擾能力大大加強,提高了節目從演播室到發射臺的傳輸質量,特別是實時直播節目要求信號質量比較好時具有更大的作用。 本論文利用校驗位為奇數個的RS碼,對可檢不可糾的錯誤發出報警信號,通過其它方法替代原有信號,對音質影響不大,節省了糾正這個錯誤的資源和開發成本。 同時,我們采用FPGA硬件開發平臺和VHDL硬件描述語言編寫代碼實現硬件功能,而不采用專用芯片實現功能,使得修改電路和升級變得異常方便,大大提高了開發產品的效率,降低了成本。 經過軟件仿真和硬件驗證,本系統已經基本實現了預想的功能,擴展性較好,硬件資源開銷較小,具有實用價值。

    標簽: FPGA DAB 信道 編碼器

    上傳時間: 2013-07-15

    上傳用戶:afeiafei309

  • 音樂可控速度燈流電路設計

    通過駐極體話筒對音樂聲量進行采集后,把采集的信號進行放大整流濾波,并通過555構成的壓控振蕩器把音樂的聲量信號轉化成變化的振蕩頻率,即通過聲量的大小來產生相應頻率的振蕩信號,再經過二進制計數器對該振蕩輸出的脈沖進行計數輸出四種不同的狀態,通過二-四譯碼器對計數器輸出狀態進行譯碼產生相應的選通信號控制燈流接口電路 ,接口電路驅動一列信號指示燈,實現燈流速度隨音樂聲量大小而相應變化的效果。

    標簽: 速度 電路設計

    上傳時間: 2013-04-24

    上傳用戶:362279997

  • 基于ARM平臺的嵌入式流媒體播放技術的研究與應用

    隨著嵌入式系統以及流媒體技術的快速發展,基于嵌入式系統實現可視電話、視頻點播、視頻會議等功能已經成為當前的熱點研究領域。這樣的系統通常具有小型化、低功耗、低成本、穩定可靠、便于攜帶等特點。 本文旨在研究流媒體以及嵌入式系統的相關技術,基于ARM9處理器平臺實現一種基于嵌入式系統的流媒體播放器。該播放器的硬件平臺以32位高性能ARM9處理器為核心進行規劃,在此基礎上,采用嵌入式Linux操作系統、MPEG-4視頻解碼技術和流媒體網絡傳輸技術進行設計。 本文的主要貢獻體現在以下六個方面: l、分析嵌入式流媒體播放器的功能需求和技術特點,對嵌入式流媒體播放器的總體實現方案進行設計。 2、研究嵌入式Linux系統設計方法,基于ARM處理器平臺構建嵌入式Linux操作系統。這部分的工作包括嵌入式BootLoader的移植、Linux內核的配置與編譯以及根文件系統的創建。 3、研究MPEG-4視頻壓縮標準,基于ARM-Linux系統平臺移植MPEG-4視頻解碼器。 4、研究ARM體系結構以及基于ARM平臺的嵌入式軟件優化方法,對所移植的MPEG-4視頻解碼器進行平臺相關優化。 5、研究視頻通信中的錯誤隱藏技術,針對錯誤隱藏過程中傳統邊界匹配算法對邊緣匹配的局限性,提出了一種改進的基于時域與空域平滑性的邊界匹配算法。 6、研究流媒體網絡傳輸的相關技術協議,基于RTSP/RTP/RTCP協議實現了一個基本的MPEG-4視頻流實時傳輸系統。

    標簽: ARM 嵌入式 流媒體 播放

    上傳時間: 2013-05-16

    上傳用戶:a937518043

  • 高效的CABAC解碼器設計及FPGA實現

    H.264/AVC是ITU與ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission國際標準化組織/國際電工委員會)聯合推出的活動圖像編碼標準。作為最新的國際視頻編碼標準,H.264/AVC與MPEG-4、H.263等視頻編碼標準相比,性能有了很大提高,并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。基于上下文的自適應二進制算術編碼(Conrext-based Adaptive Binary Arithmetic Coding,CABAC)是H.264/AVC的兩個熵編碼方案之一,相對于另一熵編碼方案-CAVLC(基于上下文的自適應可變長編碼),CABAC具有更高的數據壓縮率:在同等編碼質量下要比CAVLC提高10%~15%的壓縮率。CABAC能實現很高的數據壓縮率,但這是以增加實現的復雜性為代價的。在已有的硬件實現方法上,CABAC的解碼效率并不高。 論文在深入研究CABAC解碼算法及其實現流程,并在仔細分析了H.264/AVC碼流結構的基礎上,總結出了影響CABAC解碼效率的各個環節,并以此為出發點,對CABAC解碼所需中的各個功能模塊進行了優化設計,設計出一種新的CABAC解碼器結構,相對于一般的CABAC解碼器,它的解碼效率得到了顯著提高。論文針對影響CABAC解碼過程的"瓶頸"問題一多次訪問存儲部件影響解碼速率,提出了新的存儲組織方式,并根據CABAC的碼流結構特性,采用4個子解碼器級聯的方式來進一步提高解碼速率。 最后,用Verilog語言對所設計的CABAC解碼器進行了描述,用EDA軟件對其進行了仿真,并在FPGA上驗證了其功能,結果顯示,該CABAC解碼器結構顯著提高了解碼效率,能夠滿足高檔次實時通訊的要求。

    標簽: CABAC FPGA 解碼器

    上傳時間: 2013-07-03

    上傳用戶:huazi

  • 基于FPGA的靜止圖像編碼器

    遙感圖像在人類生活和軍事領域的應用日益廣泛,適合各種要求的遙感圖像編碼技術具有重要的現實意義。基于小波變換的內嵌編碼技術已成為當前靜止圖像編碼領域的主流,其中就包括基于分層樹集合分割排序(Set Partitioning inHierarchical Trees,SPIHT)的內嵌編碼算法。這種算法具有碼流可隨機獲取以及良好的恢復圖像質量等特性,因此成為實際應用中首選算法。隨著對圖像編碼技術需求的不斷增長,尤其是在軍事應用領域如衛星偵察等方面,這種編碼算法亟待轉換為可應用的硬件編碼器。 在靜止圖像編碼領域,高性能的圖像編碼器設計一直是相關研究人員不懈追求的目標。本文針對靜止圖像編碼器的設計作了深入研究,并致力于高性能的圖像編碼算法實現結構的研究,提出了具有創新性的降低計算量、存儲量,提高壓縮性能的算法實現結構,并成功應用于圖像編碼硬件系統中。這個方案還支持壓縮比在線可調,即在不改變硬件框架的條件下可按用戶要求實現16倍到2倍的壓縮,以適應不同的應用需求。本文所做的工作包括了兩個部分。 1.一種基于行的實時提升小波變換實現結構:該結構同時處理行變換和列變換,并且在圖像邊界采用對稱擴展輸出邊界數據,使得圖像小波變換時間與傳統的小波變換相比提高了將近2.6倍,提高了硬件系統的實時性。該結構還合理地利用和調度內部緩沖器,不需要外部緩沖器,大大降低了硬件系統對存儲器的要求。 2.一種采用左遍歷的比特平面并行SPIHT編碼結構:在該編碼結構中,空間定位生成樹采用深度優先遍歷方式,比特平面同時處理極大地提高了編碼速度。

    標簽: FPGA 圖像 編碼器

    上傳時間: 2013-06-17

    上傳用戶:abc123456.

  • 基于FPGA的RS碼編譯碼器的設計與實現

    研制發射微小衛星,是我國利用空間技術服務經濟建設、造福人類的重要途徑。現代微小衛星在短短20年里能取得長足的發展,主要取決于微小衛星自身的一系列特點:重量輕,體積小,成本低,性能高,安全可靠,發射方便、快捷靈活等。在衛星通信系統中,由于傳輸信道的多徑和各種噪聲的影響,信號在接收端會引起差錯,通過信道編碼環節,可對這些不可避免的差錯進行檢測和糾正。 在微小衛星通信鏈路中,信道編碼器的任務是差錯控制。本文采用符合空間數據系統咨詢委員會CCSDS標準的鏈接碼進行信道編碼,即內碼為(2,1,6)的卷積碼,外碼為(255,223)的RS碼,中間進行交織操作。其中,里德-索羅蒙碼(簡稱RS碼)是一種重要的非二進制BCH碼,是分組碼中糾錯能力最強的糾錯碼,一次可以糾正多個突發錯誤,廣泛地用于空間通信中。 本文針對南京航空航天大學自行研制的微小衛星通信分系統的技術要求,在用SystemView和C語言仿真的基礎上,用硬件描述語言Verilog設計了RS(255,223)編碼器和譯碼器,使用Modelsim軟件進行了功能仿真,并通過Xilinx公司的軟件ISE對設計進行綜合、布局布線,最后生成可下載的比特流文件下載到Xilinx公司的型號為XC3S2000的FPGA芯片中,完成了電路的設計并實現了編碼譯碼的功能,表明本文設計的信道編解碼器的正確性和實用性,滿足了微小衛星通信分系統的技術要求。

    標簽: FPGA RS碼 編譯碼器

    上傳時間: 2013-08-01

    上傳用戶:lili123

  • 基于FPGA的H264視頻編碼器設計

    隨著多媒體編碼技術的發展,視頻壓縮標準在很多領域都得到了成功應用,如視頻會議(H.263)、DVD(MPEG-2)、機頂盒(MPEG-2)等等,而網絡帶寬的不斷提升和高效視頻壓縮技術的發展使人們逐漸把關注的焦點轉移到了寬帶網絡數字電視(IPTV)、流媒體等基于傳輸的業務上來。帶寬的增加為流式媒體的發展鋪平了道路,而高效的視頻壓縮標準的出臺則是流媒體技術發展的關鍵。H.264/AVC是由國際電信聯合會和國際標準化組織共同發展的下一代視頻壓縮標準之一。新標準中采用了新的視頻壓縮技術,如多模式幀間預測、1/4像素精度預測、整數DCT變換、變塊尺寸運動補償、基于上下文的二元算術編碼(CABAC)、基于上下文的變長編碼(CAVLC)等等,這些技術的采用大大提高了視頻壓縮的效率,更有利于寬帶網絡數字電視(IPTV)、流媒體等基于傳輸的業務的實現。 本文主要根據視頻會議應用的需要對JM8.6代碼進行優化,目標是實現基于Baseline的低復雜度的CIF編碼器,并對部分功能模塊進行電路設計。在設計方法上采用自頂向下的設計方法,首先對H.264編碼器的C代碼和算法進行優化,并對優化后的結果進行測試比較,結果顯示在圖像質量沒有明顯降低的情況下,H.264編碼器編碼CIF格式視頻每秒達到15幀以上,滿足了視頻會議應用的實時性要求。然后,以C模型為參考對H.264編碼器的部分功能模塊電路進行設計。采用Verilog HDL實現了這些模塊,并在Quartus Ⅱ中進行了綜合、仿真、驗證。主要完成了Zig-zag掃描和CAVLC模塊的設計,詳細說明模塊的工作原理和過程,然后進行多組的仿真測試,結果與C模型相應部分的結果一致,證明了設計的正確性。

    標簽: FPGA H264 視頻編碼器

    上傳時間: 2013-06-11

    上傳用戶:kjgkadjg

主站蜘蛛池模板: 盐池县| 隆安县| 阜宁县| 贡山| 昔阳县| 乡宁县| 博爱县| 灵石县| 凭祥市| 襄垣县| 南宫市| 珲春市| 油尖旺区| 呼伦贝尔市| 安徽省| 兴山县| 安远县| 无锡市| 苗栗市| 佳木斯市| 府谷县| 炉霍县| 德州市| 临洮县| 汽车| 洛阳市| 临沭县| 古蔺县| 九龙县| 龙陵县| 长宁县| 赞皇县| 巴彦县| 南昌市| 石泉县| 无锡市| 靖安县| 云阳县| 醴陵市| 原平市| 扎鲁特旗|