FFT處理器的FPGA設計,詳細論證設計方案，希望對大家有所幫助。
標簽： FPGA FFT 處理器 設計方案
上傳時間： 2013-08-23
上傳用戶：ouyangtongze
一種基于CPLD和PC I總線的視頻采集卡的設計方案
標簽： CPLD 總線 卡的設計 視頻采集
上傳時間： 2013-08-24
上傳用戶：123啊
一種基于FPGA-VLSI的設計方案及實現
標簽： FPGA-VLSI 設計方案
上傳時間： 2013-08-26
上傳用戶：zhyiroy
PCI是一種高性能的局部總線規(guī)范，可實現各種功能標準的PCI總線卡。本文簡要介紹了PCI總線的特點、信號與命令，提出了一種利用高速FPGA實現PCI總線接口的設計方案。\r\n
標簽： FPGA PCI 總線接口 設計方案
上傳時間： 2013-08-30
上傳用戶：brain kung
節(jié)點是網絡系統的基本控制單元，論文提出了一種基于CPLD和多處理器結構的控制網絡節(jié)點設計方案，它能夠提高單節(jié)點并行處理能力，其模塊化結構增強了節(jié)點的可靠性。
標簽： CPLD 多處理器 控制網絡 節(jié)點設計
上傳時間： 2013-08-31
上傳用戶：shanxiliuxu
基于FPGA的PCI總線接口的設計方案\r\n~！
上傳時間： 2013-09-01
上傳用戶：heart520beat
介紹了基于采用分立元件設計的LC諧振放大器的設計方案與實現電路， 可用于通信接收機的前端電路，主要由衰減器、諧振放大器、AGC電路以及電源電路四部分組成。通過合理分配各級增益和多種措施提高抗干擾性，抑制噪聲，具有中心頻率容易調整、穩(wěn)定性高的特點。電路經實際電路測試表明具有低功耗、高增益和較好的選擇性。
標簽： 分立元件 LC諧振 放大器 設計方案
上傳時間： 2014-12-23
上傳用戶：anng
在非相參雷達測試系統中，頻率合成技術是其中的關鍵技術.針對雷達測試系統的要求，介紹了一種用DDS激勵PLL的X波段頻率合成器的設計方案。文中給出了主要的硬件選擇及具體電路設計，通過對該頻率合成器的相位噪聲和捕獲時間的分析，及對樣機性能的測試，結果表明該X波段頻率合成器帶寬為800 MHz、輸出相位噪聲優(yōu)于-80 dBc/Hz@10 kHz、頻率分辨率達0.1 MHz， 可滿足雷達測試系統系統的要求。測試表明，該頻率合成器能產生低相噪、高分辨率、高穩(wěn)定度的X波段信號，具有較好的工程應用價值。
標簽： X波段 頻率合成器 設計方案
上傳時間： 2013-10-21
上傳用戶：pkkkkp
分立元件串聯穩(wěn)壓電源設計方案(1)
標簽： 分立元件 串聯穩(wěn)壓 電源設計 方案
上傳時間： 2013-11-03
上傳用戶：zengduo
簡易數控直流電源設計方案
標簽： 數控直流電源 設計方案
上傳時間： 2013-11-06
上傳用戶：回電話#
蟲蟲下載站版權所有 京ICP備2021023401號-1
